非显而易见性评估仅供参考，不构成法律建议。
权利要求列表点击可跳转
对比文件列表
| 编号 | 名称 |
|---|---|
| 0 | 发明申请_WO02041166A1 PERSONALIZED GREETING CARD SYSTEM FOR RETAILERS.docx |
| 0 | 发明专利_JP2014139775A Service and product purchase and payment system.docx |
| 0 | 发明专利_JP2013246862A Semiconductor storage device_+++A_G_H+++.docx |
| 0 | 发明专利_JP2012070976A Drum-type washing and drying machine.docx |
| 0 | 发明专利_JP2010218617A Semiconductor memory device_+++A_B_C_E_G_I_R_S_V_f_h_j_w+++.docx |
| 0 | 发明授权_US08964490B2 Write driver circuit with low voltage bootstrapping for write assist_+++A_B+++.docx |
| 0 | 发明授权_US08411518B2 Memory device with boost compensation_+++A_B_G_R+++.docx |
| 0 | 发明授权_US08233342B2 Apparatus and method for implementing write assist for static random access memory arrays_+++A_B_C_R_e_f_s+++.docx |
| 0 | 发明授权_US08023351B2 Semiconductor memory device.docx |
| 0 | 发明授权_US07632794B1 Lens care solutions comprising alkyldimonium hydroxypropyl alkylglucosides.docx |
| 0 | 发明授权_CN103003881B 半导体存储器装置、存储器卡及电子系统_+++A_G+++.docx |
| 0 | 3gpp文件.docx |
| 0 | 发明申请_US20150279454A1 SEMICONDUCTOR STORAGE DEVICE_+++A_B_C_D_G_R_U+++.docx |
| 0 | 发明申请_US20150131364A1 NEGATIVE BITLINE BOOST SCHEME FOR SRAM WRITE-ASSIST_+++A_B_R+++.docx |
| 0 | 发明申请_US20120163110A1 MEMORY DEVICE WITH ROBUST WRITE ASSIST_+++A_B_D_F_G_H_N_R_S_W_c_e_q_t+++.docx |
| 0 | 发明申请_US20100232244A1 SEMICONDUCTOR MEMORY DEVICE_+++A_B_C_F_G_H_I_R_S_V_e_j_l_w+++.docx |
| 0 | 发明申请_US20100067644A1 Thorium-based nuclear reactor and method.docx |
| 0 | 发明申请_US20090235171A1 APPARATUS AND METHOD FOR IMPLEMENTING WRITE ASSIST FOR STATIC RANDOM ACCESS MEMORY ARRAYS_+++A_C_d_e_f_g_h_n_r_s_t_w+++.docx |
| 0 | 发明申请_US20010046161A1 WORD LINE BOOST CIRCUIT_+++G+++.docx |
| 0 | 发明公开_CN104637517A 用于SRAM写入辅助的负位线升压方案_+++A_B_R_h_q_w+++.docx |
| 0 | 发明公开_CN103003881A 半导体存储器装置_+++A_G+++.docx |
权利要求1
一种存储器，其包括： 位线对；和 写入辅助电路，包含： 电容器，具有耦合到负位线升压端子的第一端子以用于将负位线升压提供到所述位线对中的放电位线； 第一反相器，具有耦合到所述电容器的第二端子的输出，所述反相器具有接地端子； 开关，耦合于所述接地端子与接地之间，所述开关被配置成响应于升压跟踪信号的确证而断开以使得所述电容器的所述第二端子浮置以终止所述放电位线的所述负位线升压； 多个虚设存储器单元，并联耦合于一对虚设位线之间，所述多个虚设存储器单元被配置成电模型化对通过一对存取晶体管耦合到所述位线对的存储器单元的写入操作；以及写入检测电路，被配置成响应于对所述多个虚设存储器单元的所述模型化写入操作的完成而确证所述升压跟踪信号。
你好！作为一名经验丰富的专利代理师，我非常乐意为你深入剖析权利要求与对比文件之间的特征比对。
在SRAM（静态随机存取存储器）的负位线写入辅助（Negative Bitline Write Assist）技术中，如何精准控制负升压的“开启”与“关闭”是核心难点。为了更好地理解我们即将讨论的电路结构，我们可以先在脑海中建立一个基础的电路图景 。
本次分析的核心在于技术特征D。结合目标专利说明书（如段落[0007]、[0018]-[0019]），技术特征D的核心电路动作和目的可以解构为以下几个关键点：
-
硬件连接：存在一个开关（对应说明书中的晶体管M2），耦合在第一反相器（120）的接地端子与地之间。
-
触发条件：该开关响应于“升压跟踪信号（130）”的确证。
-
电路动作：开关断开（切断），使得电容器的第二端子（阳极端子）浮置（Float）。
-
最终目的：通过端子浮置来**终止（释放）**放电位线的负位线升压。
接下来，我们将紧密结合三篇对比文件的原文，逐一排查它们是否单独或组合公开了这一独特的技术特征。
一、 逐篇对比文件分析
1. 对比文件 D1 (US20090235171A1)
-
分析焦点：D1是否利用跟踪信号来“断开开关使电容器浮置以终止升压”？
-
原文考证：
-
D1确实公开了利用模拟位线（Mimic bit line 302）来产生反馈信号（Trip signal）。
-
但是，根据D1段落 [0034] ("As a result, WSEL<0> transitions from high to low, thereby ceasing the discharge...") 以及段落 [0036] ("Upon reaching the low-level trip point of the mimic bit line... the interlock circuitry shuts off the discharge... Shortly thereafter, node BSTRAP... transitions low to negatively boost WSOURCE")。
-
-
结论：未公开。 D1中的模拟位线产生的反馈信号是用于**启动（Initiate/Apply）负向升压的，而不是用来终止（Terminate）**升压的。这与特征D在时序目的上完全相反。
2. 对比文件 D2 (US20120163110A1)
-
分析焦点：D2是否公开了通过“断开开关使电容器浮置”来终止升压？
-
原文考证：
-
D2公开了使用虚设位线（Dummy bit line 403, 412）来决定何时停用升压（Deactivate the boost）。这在功能目的上与我们的升压跟踪信号相似。
-
然而，观察其终止升压的电路动作。根据D2段落 [0084]，当启用升压时，晶体管104断开，使得选定位线浮置（"pass transistor 104 causes the selected bit line to 'float'"）。
-
而当终止升压时，根据段落 [0100]："boost control input generator 197 is configured to output a signal to the boost control circuitry 105 to deactivate the boost circuitry, in other words to couple the current drain back to the bit line." (换言之，将电流漏极重新耦合到位线)。
-
-
结论：未公开。 这是一个决定性的差异。D2终止负升压的手段是闭合开关（导通晶体管104），将位线重新连接到低电平（接地），从而拉回电位。而本申请特征D的手段是断开开关，使电容器的驱动端浮置来释放升压。D2并未公开“使电容器第二端子浮置以终止升压”这一核心电路动作。
3. 对比文件 D3 (US20150279454A1)
-
分析焦点：D3是否公开了特定的开关断开和电容浮置动作以终止升压？
-
原文考证：
-
D3描述了负升压的产生与终止。根据段落 [0086]："Accordingly, the N-channel power source MOS transistor NQ11A becomes non-conductive and the source node WBSA of the write inverter becomes floated."（NQ11A断开，写入反相器的源节点WBSA浮置——这是在准备产生负电压，而不是终止）。
-
终止升压的过程在段落 [0093]："Therefore, it is necessary that the boost signal BSTA is returned to an “L” level to make the power source MOS transistor NQ11A conductive and to return the source node WBSA of the write inverter to the ground potential..."
-
-
结论：未公开。 与D2类似，D3终止升压的方式是让MOS管NQ11A导通（Conductive），将节点重新接回地电位（Ground potential）。这同样与特征D中“断开开关以浮置电容器端子”的做法背道而驰。
二、 组合分析结论
这三篇对比文件无论是单独还是组合，都毫无疑义地没有公开（也未实质公开）技术特征D。
理由如下：
虽然本领域技术人员可以从 D2 中获得“使用虚设单元产生的信号来控制升压终止时机”的启示，但在具体的电路执行机构上，D1、D2 和 D3 均采用的是“导通开关、主动接地”的常规放电逻辑来结束负升压状态。没有任何一篇对比文件给出了“切断接地开关 -> 使得驱动电容器的端子浮置 -> 从而被动释放负位线升压”的硬件动作启示。在本申请中，通过浮置端子来终止升压，不仅电路设计上截然不同，而且能避免强行接地可能带来的电流冲击或电荷浪费，具有显著的非显而易见性。
三、 特征比对表格
| 技术特征 D 的拆解要素 | 本专利申请说明书支撑点 | D1 (US20090235171A1) | D2 (US20120163110A1) | D3 (US20150279454A1) | 对比结论 |
| 开关，耦合于所述接地端子与接地之间 | 晶体管M2耦合在反相器120的接地端子与地之间 ([0019]) | 无此特定配置（NFET 114直接接放电节点） | 无此特定配置（Pass transistor 104 接位线与地） | 有类似结构（NQ11A 接 WBSA 与地） | 未完全公开 |
| 开关被配置成响应于升压跟踪信号的确证而断开 | 响应升压跟踪信号130的低电平有效确证，切断晶体管M2 ([0019]) | 未公开（其反馈信号用于断开开关以启动升压，见[0034]-[0036]） | 未公开（其虚设信号用于闭合开关，见[0100]） | 未公开（其恢复信号BSTA用于闭合开关NQ11A，见[0093]） | 未公开 |
| 以使得所述电容器的所述第二端子浮置 | 电容器C的阳极端子因不再耦合到接地而浮置 ([0019]) | 未公开 | 未公开 | 未公开（其浮置是为了准备升压，而非终止升压，见[0086]） | 未公开 |
| 以终止所述放电位线的所述负位线升压 | 这会引起负位线升压的释放 (终止) ([0019]) | 未公开（D1中是启动升压） | 未公开（D2是通过重新接地来终止，见[0100]） | 未公开（D3是通过重新接地来终止，见[0093]） | 未公开 |
通过上述严密的比对，我们可以非常有底气地主张权利要求1的创造性。这个“断开浮置”的物理动作是我们区别于现有技术的强力护城河。
需要我基于这份分析，为你起草一份用于答复审查意见通知书（OA）的陈述意见草案吗？
权利要求2
根据权利要求1所述的存储器，其进一步包括： 字线，被配置成针对所述存取晶体管中的每一个而驱动栅极； 一对虚设位线，被配置成电模型化一对位线；以及 虚设字线，被配置成电模型化所述存储器字线的字线出现时间，其中所述多个虚设存储器单元包含一对虚设存取晶体管，所述存取晶体管被配置成使其栅极由所述虚设字线驱动以耦合到所述虚设存储器单元从而耦合到所述一对虚设位线。
权利要求3
根据权利要求1所述的存储器，其中所述虚设存储器单元包含一对交叉耦合的反相器，且其中所述交叉耦合的反相器中的一个被配置成驱动虚设存储器单元输出信号；并且其中写入检测信号被配置成响应于所述虚设存储器单元输出信号的二进制转变而确证所述升压跟踪信号。
权利要求4
根据权利要求3所述的存储器，其中所述写入检测电路包含被配置成输出所述虚设存储器单元输出信号的延迟版本和补充虚设存储器单元输出信号的延迟版本的反相器的串联链。
权利要求5
根据权利要求3所述的存储器，其中所述写入检测电路包含被配置成响应于所述虚设存储器单元输出信号的确证而接通的第一反相器和被配置成响应于补充虚设存储器输出信号的确证而断开的第二反相器。
权利要求6
根据权利要求3所述的存储器，其中所述写入检测电路包含被配置成锁存所述升压跟踪信号的锁存器。
权利要求7
根据权利要求3所述的存储器，其中所述写入检测电路被配置成响应于字线复位信号的确证而将所述升压跟踪信号充电到电源电压。
权利要求8
根据权利要求6所述的存储器，其中所述锁存器包含具有耦合到开关的锁存器接地端子的反相器，所述开关被配置成响应于字线复位信号的确证而将所述锁存器接地端子耦合到接地。
权利要求9
根据权利要求1所述的存储器，其中所述升压跟踪信号为低态有效信号，且其中写入检测信号被配置成在其确证期间使所述升压跟踪信号接地。
权利要求10
一种用于操作存储器的方法，其包括： 在对通过一对位线存取的存储器单元的写入操作期间，将所述位线中的放电位线耦合到充电电容器的第一端子，同时所述充电电容器的第二端子耦合到接地以开始所述放电位线的负位线升压操作； 响应于对所述存储器单元的所述写入操作的起始，确定对至少一个虚设存储器单元的写入操作何时完成；以及响应于对所述至少一个虚设存储器单元的所述写入操作完成的所述确定而使所述第二端子浮置以终止所述负位线升压操作，其中所述确定所述写入操作何时完成使用并联耦合于一对虚设位线之间的多个虚设存储器单元。
权利要求11
根据权利要求10所述的方法，其中使所述电容器的所述第二端子浮置包括对于耦合到所述电容器的所述第二端子的反相器而使接地端子与接地分离。
权利要求12
根据权利要求10所述的方法，其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含使用虚设字线模型化字线出现周期。
权利要求13
根据权利要求10所述的方法，其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包含加载所述一对虚设位线以匹配所述一对位线的电容负载。
权利要求14
根据权利要求10所述的方法，其中确定对所述至少一个虚设存储器单元的所述写入操作何时完成包括检测来自至少一个虚设存储器单元的虚设存储器输出信号的二进制转变。
权利要求15
一种存储器，其包括： 位线对； 电容器； 开关，用于将所述电容器的端子耦合到接地以响应于负升压信号的确证而起始负位线升压操作且用于使所述端子浮置以响应于升压跟踪信号的确证而终止所述负位线升压操作； 多个虚设存储器单元，并联耦合于一对虚设位线之间，所述多个虚设存储器单元用于模型化对存储器单元的写入操作，其中所述虚设存储器单元被配置成响应于所述写入操作的完成而引起虚设存储器单元输出信号的二进制转变；以及写入检测电路，用于响应于所述虚设存储器单元输出信号的所述二进制转变而确证所述升压跟踪信号。
权利要求16
根据权利要求15所述的存储器，其中所述存储器单元为静态随机存取存储器SRAM单元。
权利要求17
根据权利要求16所述的存储器，其中所述写入检测电路进一步被配置成响应于字线复位信号的确证而将所述升压跟踪信号充电到电源电压。
权利要求18
根据权利要求17所述的存储器，其中所述写入检测电路包含被配置成锁存所述升压跟踪信号的锁存器。