非显而易见性评估仅供参考,不构成法律建议。
| 编号 | 名称 |
|---|---|
| 0 | 2013-03-20_CN102983165A_发明公开_CN102983165A 控制沟道厚度的FinFET设计_+++A_E_J_K_L_M_P_R_U_b_c_d_f_i_s_t_v_w_x+++.docx |
| 0 | 2010-11-04_US2010279481A_发明申请_US20100279481A1 CONTROL OF DOPANT DIFFUSION FROM BURIED LAYERS IN BIPOLAR INTEGRATED CIRCUITS_+++A_E_J_N_O_P_Q_X_b_c_k_l_m_s_t_u+++.docx |
| 0 | 2011-05-26_JP2011103434A_发明专利_JP2011103434A Source_drain engineering of devices with high-mobility channels_+++A_C_F_G_H_J_K_L_M_N_O_Q_R_T_U_b_p_s+++.docx |
| 0 | 2012-03-14_CN102376715A_发明公开_CN102376715A 一种无电容型动态随机访问存储器结构及其制备方法_+++A_J_K_L_M_S_T_U_d_n_o_v_w+++.docx |
| 0 | 2012-08-21_US8247300B_发明授权_US08247300B2 Control of dopant diffusion from buried layers in bipolar integrated circuits_+++A_X_e_i+++.docx |
| 0 | 2012-11-29_JP2012234083A_发明专利_JP2012234083A Method for manufacturing light guide plate.docx |
| 0 | 2013-02-04_JP2013504208A_发明专利_JP2013504208A Fin Type Device System and Method_+++A_J_L_M_R_d+++.docx |
| 0 | 2013-03-14_KR1020130026974A_发明公开_KR1020130026974A 채널 두께를 제어하는 FINFET 설계_+++A_B_E_F_J_K_P_R_S_X_c_d_g_i_l_m_n_o_t_v_w+++.docx |
| 0 | 2013-03-16_TW201312751A_发明专利_TW201312751A 半導體元件及其形成方法_+++A_E_F_J_K_L_M_R_X_b_c_i_p_s_t_u+++.docx |
| 0 | 2009-10-01_US2009242873A_发明申请_US20090242873A1 SEMICONDUCTOR HETEROSTRUCTURES TO REDUCE SHORT CHANNEL EFFECTS_+++A_C_F_G_H_L_M_T_b_c_p_s+++.docx |
| 0 | 2013-05-16_US2013119469A_发明申请_US20130119469A1 SEMICONDUCTOR DEVICE_+++A_J_N_O_Q_d_e_k_u_v_w+++.docx |
| 0 | 2013-07-18_US2013181298A_发明申请_US20130181298A1 ADVANCED TRANSISTORS WITH PUNCH THROUGH SUPPRESSION_+++A_E_J_K_L_M_i_n_o_q_u+++.docx |
| 0 | 2013-09-05_JP2013534477A_发明专利_JP2013534477A Equipment and methods to synchronize the closed-type mixer.docx |
| 0 | EP2890450A1_Description_20260309_2009.docx |
| 0 | US2004212013A1_Description_20260309_2009_+++A_D_E_J_P_V_W_X_b_c_i_l_m_q_s_t_u+++.docx |
| 0 | US2013056795A1_Description_20260309_2009_+++A_E_F_I_J_K_L_M_P_R_S_T_U_X_b_c_g_y+++.docx |
| 0 | US2013122665A1_Description_20260309_2009_+++A_J_K_N_O_Q_l_m_u+++.docx |
| 0 | 2000-06-23_JP2000174283A_发明专利_JP2000174283A Semiconductor device with soi structure_+++A_D_E_I_J_Q_k_n_o_v_w+++.docx |
| 0 | 2009-01-01_US2009004881A_发明申请_US20090004881A1 HYBRID HIGH-K GATE DIELECTRIC FILM_+++A_H_J_K_Q_c_l_m_r_u+++.docx |
| 0 | 2008-01-31_DE60036594T_发明专利_DE60036594T2 Field effect semiconductor device_+++A_D_E_J_L_M_V_W_b_c_i_n_o_p_q_s_t_u_x+++.docx |
| 0 | 2007-10-03_EP1102327B_发明授权_EP1102327B1 Field effect semiconductor device_+++A_B_D_E_J_P_Q_U_V_W_X_b_c_i_l_m_s_t+++.docx |
| 0 | 2007-08-21_US7260400B_发明授权_US07260400B2 Method and apparatus for transmitting and receiving control message in wireless access communication system.docx |
| 0 | 2006-06-21_EP1672700A_发明公开_EP1672700A2 Field effect semiconductor device_+++A_D_E_I_J_K_L_M_Q_V_W_n_o_r_s_t_u+++.docx |
| 0 | 2005-09-20_US6946691B_发明授权_US06946691B2 Field effect transistor_+++A_C_F_H_P_T_b_c_e_i_l_m_s_u_x+++.docx |
| 0 | 2005-09-08_US2005197123A_发明申请_US20050197123A1 Method and apparatus for transmitting and receiving control message in wireless access communication system.docx |
| 0 | 2004-01-08_US2004005112A_发明申请_US20040005112A1 Electronic device having a diffusion barrier region including aluminum and a method of manufacture therefor_+++A_F_G_b_s_x+++.docx |
| 0 | 2003-07-24_US2003138534A_发明申请_US20030138534A1 Production of liquid foods without off-flavors.docx |
| 0 | 2003-03-20_US2003052348A_发明申请_US20030052348A1 Semiconductor device_+++A_D_E_I_J_L_M_P_V_W_b_c_n_o_q_s_t_u_x+++.docx |
| 0 | 2003-01-29_JP2003026761A_发明专利_JP2003026761A Epoxy resin, epoxy resin composition, and cured item thereof.docx |
| 0 | 2002-07-30_US6426279B_发明授权_US06426279B1 Epitaxial delta doping for retrograde channel profile_+++A_E_I_J_P_Q_X_b_c_k_l_m_s_t_u+++.docx |
| 0 | 2001-12-25_JP2001353645A_发明专利_JP2001353645A Cutting edge forming method and grinding machining device of machining tool.docx |
| 0 | 2001-08-03_JP2001210831A_发明专利_JP2001210831A Semiconductor device_+++A_C_D_E_J_P_Q_T_V_W_X_b_i_l_m_s_u+++.docx |
| 0 | 2001-05-23_EP1102327A_发明公开_EP1102327A2 Field effect semiconductor device_+++A_C_E_J_P_Q_T_X_b_d_i_k_s_v_w+++.docx |
一种装置,包括: 基板; 形成在所述基板的第一区域的表面上的扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的; 形成在所述扩散势垒区的表面上的沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成;以及耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中。
你好!作为一名专业的专利代理师,我非常乐意为您提供这份详尽的专利权利要求比对与创造性/新颖性分析。
经过初步研读,可以看出您提供的四份对比文件 D1 (EP1102327A2)、D2 (JP2001210831A)、D3 (US20030052348A1) 以及 D4 (EP1102327B1) 实际上属于同族专利。它们在技术实质上是完全相同的,均公开了具有异质结有源区和防扩散层的动态阈值电压MOSFET(DTMOS)。
为了分析的清晰度,下文的特征比对将以最早公开的欧洲专利申请 D1 (EP1102327A2) 作为主要分析基准,并同步给出 D2、D3、D4 对应的出处。
以下表格将目标专利权利要求1的技术特征与对比文件家族(以 D1 为代表)的公开内容进行了一一映射:
| 目标专利权利要求1特征 | 对比文件 D1-D4 的公开内容 (以 D1: EP1102327A2 为代表) | 结论 |
| 技术特征A: 包括:基板 |
明确公开了使用 p 型 Si 基板或 SOI 基板。 (D1 第[0080]段:“a p-type Si substrate 10”) |
毫无异议公开 |
| 技术特征B: 形成在所述基板的第一区域的表面上的扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 |
公开了在基板(体区)表面形成的防扩散层(n- Si layer 28 containing carbon),用于防止掺杂物从体区扩散。该含碳硅层的带隙能量大于上面的 SiGe 沟道层。 (D1 图13及第[0097]段:“n- Si layer 28 containing... carbon suppresses the impurities from diffusing from the Si body region 22...”; D1第[0082]段说明了带隙差异) |
实质公开 |
| 技术特征C: 形成在所述扩散势垒区的表面上的沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 |
公开了在防扩散层上方外延生长的 SiGe沟道区。SiGe材料的带隙能量(第二带隙)低于底部的防扩散硅层(第一带隙)。 (D1 图13及第[0096]-[0097]段:“SiGe channel region 24”; D1 第[0082]段:“band gap of the SiGe channel region 24... is smaller... than those of the... n- Si region 23”) |
实质公开 |
| 技术特征D: 以及耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中 |
公开了用于电连接栅极和基板体区的接触件(触点),该触点延伸并耦合至基板的体区(作为背栅),实现动态阈值电压控制。 (D1 第[0080]段:“contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22”) |
毫无异议公开 |
D1 (EP1102327A2): 段落 [0080] 明确记载了 "includes a p-type Si substrate 10"(包含 p 型硅基板 10)。
D2 (JP2001210831A): 段落 [0031] 对应记载了 "p型のSi基板10"。
D3 (US20030052348A1): 段落 [0080] 记载了 "a p-type Si substrate 10"。
D4 (EP1102327B1): 段落 [0027] 记载了 "a p-type Si substrate 10"。
这部分是无效分析的核心。目标专利要求的核心点是:用一个宽带隙的第一材料做扩散势垒区,在上面用窄带隙的第二材料做沟道区。
D1 (EP1102327A2): 在图13的变型实施例中,段落 [0096]-[0097] 明确公开了形成 n-Si layer 28 (包含0.01%至2%的碳)。原文记载其作用是:"suppresses the impurities from diffusing from the Si body region 22 to the SiGe channel region 24"(抑制杂质从硅体区扩散到 SiGe 沟道区)。这完美对应了目标专利的**“扩散势垒区”**。
同时,D1 段落 [0082] 结合图5明确指出了带隙关系:"The band gap of the SiGe channel region 24... is smaller by about 300meV than those of the... n- Si region 23"。由于加入碳的硅(SiC)的带隙大于或等于硅,因此防扩散层(材料一)的带隙能量必然大于上方的 SiGe 沟道区(材料二)。这完美覆盖了特征 B 和 C 中“第一带隙能量”与“第二带隙能量”的大小要求。
同族映射:D2 段落 [0047]-[0048];D3 段落 [0096]-[0097];D4 段落 [0043]-[0044] 均一字不差地记载了相同的内容。
目标专利要求背栅触点延伸到基板中。DTMOS 的核心特征正是将栅极与基体(Body,即背栅)短接。
D1 (EP1102327A2): 段落 [0080] 明确记载了 "contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22"。为了连接体区(第一区域),触点 26 必然延伸到基板的该区域中。
同族映射:D2 段落 [0031];D3 段落 [0080];D4 段落 [0027]。
从整体解决的技术问题和技术效果来看,这四篇同族对比文件中的任何一篇均非常适合作为最接近的对比文件 (CPA)。
解决的技术问题:在采用超锐逆掺杂分布的 MOSFET 中,防止掺杂物从重掺杂区(体区/背栅)扩散到沟道区,从而维持目标器件的阈值电压。
技术效果:通过设置带隙差的扩散势垒区,降低掺杂物扩散,并利用背栅实现对阈值电压的增强控制。
以 D1 (EP1102327A2) 为例,在其 [0095] 至 [0097] 段中,明确指出了相同的技术问题:"it is important to prevent the impurities in the Si body region 22 from diffusing to the SiGe channel region 24"(防止杂质从体区扩散到沟道区非常重要,以形成陡峭的杂质浓度分布)。
同时,D1 达到了相同的技术效果:通过引入含碳层(扩散势垒区)和 SiGe 异质结,结合 DTMOS 体接触技术(背栅触点),实现了抑制杂质扩散、解决短沟道效应和扩展操作电压范围的目的。
由于 D1 (EP1102327A2) 是一篇在 2001 年就公开的文献,且文字描述极其详尽,我建议在实务中直接选择 D1 (EP1102327A2) 作为最接近的对比文件。
经过非常严苛的比对,我的结论是:目标专利的权利要求 1 已被对比文件 D1 (或 D2-D4) 完全公开(Anticipated)。
虽然目标专利的说明书中举例说明了使用 III-V 族(如 AlAs/GaAs)作为材料,但其权利要求 1 的撰写范围过宽,并没有限定具体的材料种类,仅仅限定了“具有带隙差的第一材料和第二材料”。对比文件 D1 的“含碳硅层 / SiGe 层”体系在物理结构、带隙逻辑、甚至解决的技术问题上,都完全落入了权利要求 1 的保护范围。
因此,权利要求 1 缺乏新颖性(无需结合其他对比文件)。在撰写无效宣告请求时,您可以直接主张 D1 破坏权利要求 1 的新颖性,或者保守起见,主张其不具备创造性。
如果您的团队接下来需要针对该目标专利的从属权利要求(例如是否进一步限定了 III-V 族化合物等具体材料)进行深入的攻防策略制定,或者需要我为您直接起草具体的《无效宣告请求书》文本段落,请随时告诉我!您想先从哪一条从属权利要求开始分析?
你好!作为一名经验丰富的专利代理师,我非常乐意为您提供专业的权利要求对比分析。
针对您提供的权利要求1、目标专利说明书以及两组同族对比文件(D1:US2004212013A1 / DE60036594T2;D2:CN102983165A / KR1020130026974A),我已将权利要求1拆解为具体的独立技术特征,并紧密结合对比文件的原文出处进行了详细的比对。
以下是具体的特征比对及创造性(最接近的对比文件)分析:
这里我们将 US2004212013A1 作为D1的代表,CN102983165A 作为D2的代表进行重点引述,因为它们提供了便于直接比对的英文和中文描述。
| 权利要求1的技术特征 | D1 (US2004212013A1) 的公开情况 | D2 (CN102983165A) 的公开情况 |
|
技术特征A: 包括:基板 |
毫无异议公开。 原文出处:段落 [0079] 记载了“a p-type Si substrate 10”(p型Si基板10)。 |
毫无异议公开。 原文出处:段落 [0056] 记载了“在衬底110上的半导体层130”。 |
|
技术特征B: 形成在所述基板的第一区域的表面上的扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 |
实质公开。 原文出处:段落 [0095]-[0096] 记载了在Si本体区域22上方形成“an n- Si layer 28 containing about 0.1% of carbon”(包含约0.1%碳的n-Si层28),该层的作用是“suppresses the impurities from diffusing from the Si body region 22 to the SiGe channel region 24”(抑制杂质从Si本体区扩散到SiGe沟道区)。作为Si基材料,其带隙能量高于SiGe,构成了事实上的扩散势垒区。 |
实质公开。 原文出处:段落 [0081]-[0082] 记载了“第二覆盖层152提供了在鳍状件150和覆盖层151之间的扩散阻挡层(diffusion barrier)”,且“第二覆盖层152...由载流子阻挡材料如用于n-Si的SiGe, 用于n-GaAs的AlGaAs或类似物制成”,载流子阻挡材料通常意味着具有特定的带隙差异以形成势垒。 |
|
技术特征C: 形成在所述扩散势垒区的表面上的沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 |
实质公开。 原文出处:段落 [0081] 和 [0095] 记载了“SiGe channel region 24”(SiGe沟道区24)形成在防扩散层之上。段落 [0084] 明确指出“SiGe having a small band gap”(SiGe具有小带隙),即SiGe(第二材料)的带隙能量低于防扩散层Si(第一材料)的带隙能量。 |
实质公开。 原文出处:段落 [0081] 记载了第一覆盖层151作为沟道。同时提及“形成覆盖层151的材料的带隙可小于、等于或大于形成鳍状件150的材料的带隙”,虽然主要对比的是鳍状件,但结合段落 [0082] 选用AlGaAs作为GaAs的阻挡层,暗示了沟道层带隙低于阻挡层带隙。 |
|
技术特征D: 以及耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中。 |
部分公开/实质公开。 原文出处:段落 [0079] 记载了“a contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22”(作为导体构件的触点26,电连接栅电极17和Si本体区域22)。该触点耦合到了基板的本体区域。 |
未明确公开结构,仅公开了功能。 原文出处:段落 [0083] 记载了“鳍状件150还可通过衬底110偏压以允许调整FinFET的阈值电压”,但并未明确公开延伸到第一区域中的特定“背栅触点”的物理结构。 |
在创造性分析中,选择最接近的对比文件(CPA)通常取决于哪个对比文件与目标专利解决的技术问题最相似,且预期的技术效果最一致。
解决的技术问题:在采用超锐逆掺杂分布(沟道区与重掺杂区浓度不同)的MOSFET中,解决重掺杂区向沟道区的掺杂物扩散问题,同时能够控制阈值电压。
技术效果:通过扩散势垒区(高带隙)降低掺杂物扩散;通过背栅触点独立偏置重掺杂区,实现对阈值电压的增强控制。
D1 是最适合作为最接近的对比文件(CPA)的选项。
问题与效果的一致性:D1 明确探讨了使用异质结(Si/SiGe)来改善晶体管性能。在段落 [0094]-[0096] 的变形实施例中,D1 精确命中了目标专利的核心技术问题:为了保持Si本体区(第一区域)的高掺杂浓度和SiGe沟道区(沟道区)的低掺杂浓度,必须防止杂质扩散。D1 采用包含碳的Si层(防扩散层,对应扩散势垒区)来解决这一问题,这在物理结构和技术效果上与目标专利高度一致。
结构的相似性:D1 同样采用了平面架构,并具备物理上的触点(Contact 26)延伸并耦合至本体区域(相当于目标专利的背栅)。
问题与效果的一致性:D2 同样提到了在鳍状件(重掺杂)和沟道层之间设置“扩散阻挡层”(第二覆盖层152),以允许鳍状件正向偏压来调节阈值电压。其解决的问题和达到的效果也具有相关性。
结构的差异性:D2 是一种 FinFET(鳍式场效应晶体管)架构,其沟道和阻挡层是包裹在鳍状件外部生长的(三维结构)。相较于 D1,它与目标专利权利要求1(尽管权1未明确限死平面,但结构描述更偏向平面或通用堆叠)的整体结构形态差异较大,且缺乏明确的“背栅触点”物理结构描述。
虽然 D1 是极佳的 CPA,但权利要求 1 的 技术特征D(背栅触点) 在 D1 中的公开存在细微差别:
差异点:目标专利中的“背栅触点”(如说明书 [0031] 所述)用于“独立地偏置金属栅极和重掺杂区”。而 D1 中的触点 26 是将前栅极(Gate 17)与本体区域(Body 22)短接在一起的(这是 DTMOS 的核心特征)。
是否被其他文件公开:D2(段落 [0083])明确提到了通过衬底进行偏压以独立调整阈值电压的概念。尽管 D2 没有给出具体的触点结构图,但“提供一个独立的触点以对本体/背栅施加偏压”属于本领域(特别是 FD-SOI 或带有本体偏置技术的半导体领域)的公知常识。
在答复审查意见或撰写无效宣告请求时:
首选策略:以 D1 (US2004212013A1) 作为最接近的对比文件。
重点攻防:权利要求 1 的 A、B、C 特征几乎被 D1 的段落 [0094]-[0096] 完全且实质性地公开。
唯一防线:特征 D 中的“背栅触点”。您可以主张 D1 的触点是用于前栅极与本体短接的(DTMOS模式),而非目标专利中暗示的、可提供独立偏压控制的“背栅触点”。(注:若权利要求 1 未将“独立偏置”写入特征中,则 D1 的触点 26 极有可能在宽泛解释下破坏特征 D 的新颖性)。
希望这份详细的技术比对能为您的专利策略提供有力支持。您需要我进一步为您梳理结合 D1 和本领域公知常识来评述权利要求 1 创造性的逻辑链条吗?
以下是对权利要求1各技术特征在对比文件中的公开情况的比对分析,以及关于最接近现有技术的创造性分析。
在进行特征比对时,注意到 D1 (EP1102327A2) 与 D3 (US2004212013A1) 属于同族专利(分别为欧洲和美国公开版本),其说明书相关段落的文本内容基本一致,因此在下表中合并分析。
| 权利要求1的技术特征 | D1 (EP1102327A2) / D3 (US2004212013A1) | D2 (CN102983165A) |
| 技术特征A:包括:基板 |
毫无异议公开 原文出处:[0080]段公开了“a p-type Si substrate 10”(p型Si基板10)。 |
毫无异议公开 原文出处:[0056]段公开了“在衬底110上的半导体层”。 |
| 技术特征B:形成在所述基板的第一区域的表面上的扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 |
实质公开 原文出处:[0096]和[0097]段公开了用于防止主体区杂质扩散的防扩散层:“an n- Si layer 28 containing 0.01% to 2% ... of carbon suppresses the impurities from diffusing from the Si body region 22 to the SiGe channel region 24”。同时,[0082]段公开了能带结构:“those of the Si cap layer 25 and the n- Si region 23”,底层Si(第一材料)具有较高的第一带隙(作为异质结势垒区)。 |
实质公开 原文出处:[0081]段公开了“在鳍状件150和第一覆盖层151之间存在第二覆盖层152。第二覆盖层152提供了在鳍状件150和覆盖层151之间的扩散阻挡层”。[0082]段指出其可由载流子阻挡材料制成。 |
| 技术特征C:形成在所述扩散势垒区的表面上的沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 |
毫无异议公开 原文出处:[0080]段公开了“A SiGe channel region 24”。[0082]段明确公开了带隙关系:“The band gap of the SiGe channel region 24 having a Ge content of 40% is smaller by about 300meV than those of the Si cap layer 25 and the n- Si region 23”。即SiGe(第二材料)的第二带隙低于下层Si的第一带隙。 |
实质公开 原文出处:[0060]段公开了沟道形成在覆盖层中:“形成覆盖层151的材料的带隙应该小于形成鳍状件150的材料的带隙。这使得沟道载流子保留在被第一覆盖层151限定的栅极下面的薄层中。” |
| 技术特征D:以及耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中。 |
毫无异议公开 原文出处:[0080]段公开了“a contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22”。该触点26耦合且延伸至高掺杂的Si主体区22(即第一区域),在物理结构上完全对应背栅触点。 |
未明确公开 D2在[0083]段提到“鳍状件150还可通过衬底110偏压以允许调整FinFET的阈值电压”,暗含了偏压接触,但未明确公开延伸到第一区域的背栅触点结构。 |
在创造性分析中,D1 (EP1102327A2) (或其同族 D3)最适合作为最接近的对比文件。
1. 从整体解决的技术问题角度:
目标专利试图解决的核心技术问题是:在具有超锐逆掺杂分布(即重掺杂区和沟道区掺杂浓度不同)的晶体管中,防止掺杂物从重掺杂区(背栅极)扩散到沟道区,以确保精确控制器件的阈值电压,防止沟道变窄。
D1(及D3)解决的正是同一技术领域内高度相似的技术问题。D1在[0095]-[0097]段中明确指出,为了形成主体区杂质浓度高、沟道区杂质浓度低的陡峭杂质分布,需要防止杂质从Si主体区(对应重掺杂区/背栅)扩散到SiGe沟道区,并由此引入了防扩散层(anti-diffusion layer 28)。
2. 从技术效果角度:
目标专利通过第一带隙高于第二带隙的扩散势垒区,实现了对杂质扩散的阻挡,同时结合背栅极触点实现对阈值电压的独立或增强控制,获得了降低短沟道效应和漏电流的器件。
D1(及D3)同样利用了异质结的带隙差([0082]段指出SiGe沟道的带隙比下方n-Si区的带隙小300meV)来限制载流子,防止寄生沟道产生;同时利用高掺杂的主体区和接触结构(contact 26)作为动态阈值控制端(DTMOS),其获得的抑制短沟道效应、扩展工作电压范围的技术效果(见D1的[0090]-[0091]段)与目标专利的追求高度重合。
3. 关于未被公开的特征及其他对比文件的结合:
D1/D3在物理结构上已经披露了权利要求1的绝大部分(甚至全部)技术特征。
若在特定审查语境下,审查员或无效宣告请求人认为D1中的“contact 26”是用于连接前栅极和主体区(DTMOS常规设计),而非目标专利语境下“独立偏置”的“背栅触点”(虽然权利要求1的字面范围并未限定必须独立偏置),该微小区别(特征D的功能性限定)可以由本领域的常规技术手段或者 D2 补足。D2在[0083]段明确教导了可以通过衬底对鳍状件偏压来独立调整阈值电压。将D2中对阈值电压的偏压调节思想结合到D1中,是本领域技术人员为了获得更灵活的阈值电压控制而容易想到的。
需要我为您进一步撰写针对权利要求1的完整无效宣告请求书或新颖性/创造性审查意见答复草案吗?
这是一份为您起草的专利权无效宣告请求书正文部分的论述草案。本草案严格按照中国专利无效审查中常用的“三步法”逻辑展开,以D1(EP1102327A2)作为最接近的现有技术,结合D2(CN102983165A)和本领域的公知常识,论证权利要求1不具备创造性。
一、 宣告无效的范围
请求宣告目标专利(CN105981145B)权利要求1全部无效。
二、 宣告无效的理由
目标专利权利要求1不符合《中华人民共和国专利法》第二十二条第三款关于创造性的规定。具体而言,权利要求1相对于对比文件1(D1:EP1102327A2,或其同族D3:US2004212013A1)与对比文件2(D2:CN102983165A)的结合,或者相对于D1与本领域公知常识的结合,不具备创造性。
三、 证据及技术特征比对分析
为了清晰说明D1对权利要求1的公开情况,以下将权利要求1分解为若干技术特征,并与D1的原文进行逐一比对:
| 权利要求1的技术特征 | D1 (EP1102327A2) 中的公开内容及原文出处 | 事实认定 |
| A. 一种装置,包括:基板; | [0080]段公开了: “a p-type Si substrate 10”(p型Si基板10)。 | 毫无异议公开 |
| B. 形成在所述基板的第一区域的表面上的扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的; |
[0096]-[0097]段公开了防扩散层: “an n- Si layer 28 containing 0.01% to 2% ... of carbon suppresses the impurities from diffusing from the Si body region 22 to the SiGe channel region 24”(含有0.01%到2%碳的n-Si层28抑制杂质从Si主体区22扩散到SiGe沟道区24)。 [0082]段公开了能带关系: Si基材(第一材料)具有大于SiGe层的带隙(第一带隙能量)。 |
实质公开 |
| C. 形成在所述扩散势垒区的表面上的沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成; |
[0080]段公开了: “A SiGe channel region 24”(SiGe沟道区24)。 [0082]段公开了带隙差: “The band gap of the SiGe channel region 24... is smaller by about 300meV than those of the Si cap layer 25 and the n- Si region 23”(SiGe沟道区24的带隙比Si层小约300meV)。即明确公开了第二材料(SiGe)的第二带隙低于第一带隙。 |
毫无异议公开 |
| D. 以及耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中。 | [0080]段公开了耦合到重掺杂主体区的触点: “a contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22”(触点26作为导体构件电连接栅电极17和Si主体区22)。主体区22相当于基板的第一区域。 | 实质公开 |
四、 权利要求1的创造性论述(三步法)
1. 确定最接近的现有技术
D1与目标专利属于相同的技术领域(半导体晶体管器件),均致力于解决通过调整沟道与底层结构的带隙和杂质浓度来优化晶体管性能、抑制短沟道效应和漏电流的问题。因此,D1最适合作最接近的对比文件。
2. 确定区别技术特征与实际解决的技术问题
经上述比对,权利要求1的物理结构特征已基本被D1完整公开。D1不仅公开了基板、利用带隙差(Si与SiGe)和碳掺杂实现的扩散势垒区(防扩散层28),还公开了延伸至重掺杂主体区(对应第一区域)的触点26。
若将权利要求1中的“背栅触点”作最严格的功能性限缩解释,认为其隐含了“该触点用于作为独立于前栅极的背栅极进行偏置控制”的含义,那么权利要求1与D1的唯一区别技术特征在于:D1中的触点26是将栅极与主体区短接(用于DTMOS动态阈值操作),而权利要求1的背栅触点用于背栅独立控制。
基于此区别特征,权利要求1实际解决的技术问题是:如何提供一种能够独立调节器件阈值电压的偏置控制端。
3. 判断是否具有结合启示
在该技术领域中,为了实现对阈值电压的灵活调整,将晶体管的底层/主体区作为背栅进行独立偏置是本领域技术人员熟知的常规技术手段。
进一步地,对比文件2(D2)给出了明确的结合启示。D2在**[0081]-[0083]段**中详细公开了在具有带隙差的层叠结构中设置扩散阻挡层(第二覆盖层152),并明确指出:“扩散阻挡层允许鳍状件150正向偏压以调节FinFET的阈值电压......鳍状件150还可通过衬底110偏压以允许调整FinFET的阈值电压。”
这不仅教导了利用底层进行偏压以调整阈值电压,还揭示了扩散势垒层(阻挡层)的存在使得这种偏置操作更加稳定有效。本领域技术人员在面对D1中已有的触点26和底层重掺杂主体区22时,为了获得独立调整阈值电压的功能,有强烈的动机断开触点26与前栅极的短接,借鉴D2的教导将其作为独立的背栅触点施加偏压。这种结构的修改对于本领域的常规技术人员而言不需要付出创造性劳动。
五、 其他对比文件的补强论述
D2(CN102983165A)作为补强证据,其核心价值在于印证了目标专利中“扩散势垒区+背栅偏压控制”的组合属于现有技术中已知的设计思路。
扩散阻挡机制的同源性: D2在[0081]段明确提到,通过第二覆盖层152(带隙差或碳掺杂)作为扩散阻挡层,可以解决载流子或掺杂物的扩散问题。这证明了目标专利中特征B和C的技术手段在申请日之前已具有高度的普遍性。
偏压控制机制: D2进一步论证了,在存在上述扩散阻挡层的前提下,通过底层施加偏压(背栅功能)是实现阈值电压控制的配套手段。因此,即使D1本身的目的是DTMOS(动态阈值),D2也充分证明了将接触结构演变为独立背栅触点是水到渠成的常规改进。
六、 结论
综上所述,目标专利权利要求1的结构特征已被D1全面覆盖,其隐含的功能性差异也可由D2及本领域公知常识轻易弥补。权利要求1不具备突出的实质性特点和显著的进步,不符合专利法第二十二条第三款关于创造性的规定,理应宣告无效。
需要我进一步为您起草针对其他从属权利要求的无效论述,或者为您整理这三篇对比文件的技术方案拆解图谱吗?
撰写高质量的答辩意见,核心在于打破无效请求人拼凑对比文件时产生的“事后诸葛亮”(Hindsight)逻辑。针对上一轮的无效理由,我们需要敏锐地抓住**对比文件的发明构思(Inventive Concept)与本专利的协同作用(Synergy)**之间的本质冲突。
以下是为您起草的专利权人意见陈述书草案,重点从“事实认定错误”和“存在结合障碍(反向教导)”两个维度进行强力反驳:
一、 无效请求人对D1(EP1102327A2)的事实认定存在根本性错误,权利要求1的区别技术特征未被公开
无效请求人错误地将D1中的“触点26(contact 26)”等同于本专利权利要求1中的“背栅触点”。这在物理结构和器件功能上均是对本领域技术常识的严重曲解。
结构与功能的本质区别: 本专利权利要求1明确限定了“耦合到所述基板的所述第一区域的背栅触点”。在本领域中,“背栅(Back-gate)”是一个独立的控制端,其核心技术含义在于能够独立于前栅极(Front-gate)施加偏置电压,从而实现对晶体管阈值电压的独立调节。
反观D1,其明确记载了触点26的功能是“a contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22”(作为导体构件电连接栅电极17和Si主体区22的触点26,见D1第[0080]段)。D1的触点26是一个短接构件,它使得前栅极与主体区始终处于同一电位。因此,D1不仅没有公开独立的“背栅触点”,其公开的结构恰恰剥夺了主体区作为独立背栅进行偏置控制的可能性。
二、 权利要求1实际解决的技术问题与D1完全不同
基于上述区别特征,本专利权利要求1不仅设置了扩散势垒区(降低掺杂物扩散),还引入了独立的背栅触点。两者的协同作用在于:在利用超锐逆掺杂分布(重掺杂区作为背栅极)的同时,通过扩散势垒区锁定掺杂物分布,从而确保背栅偏压能够极其精准、独立地控制器件的阈值电压。
而D1解决的是如何通过将栅极与主体区短接(DTMOS技术),使得阈值电压随栅极电压动态变化的问题。两者在器件设计哲学上南辕北辙。
三、 D1与D2之间存在不可跨越的结合障碍(反向教导),本领域技术人员没有动机进行结合
无效请求人声称可以结合D2中“利用衬底偏压调整阈值电压”的教导,将D1中的触点26改造为独立的背栅触点。这一主张脱离了技术现实,存在明显的逻辑硬伤:
破坏D1的发明核心(Destruction of Inventive Concept):
D1的整个发明构思建立在动态阈值电压MOSFET(DTMOS)的基础上。D1第[0012]-[0013]段反复强调,正是由于“gate electrode and the body region are electrically connected”(栅电极和主体区电连接),才实现了降低阈值电压、扩大工作电压范围的技术效果。 如果本领域技术人员按照无效请求人的主张,断开D1中触点26与前栅极的连接,将其改造为独立的背栅触点,这将彻底摧毁D1作为DTMOS器件的物理基础和工作原理。本领域技术人员在面对一篇以“栅-体短接”为核心创新的专利时,绝对没有动机去破坏这一短接结构,D1本身对这种改造构成了强烈的反向教导(Teaching Away)。
D2无法提供合理的结合启示:
D2虽然提到了衬底偏压([0083]段),但D2涉及的是FinFET(鳍式场效应晶体管)的三维结构,而D1重点论述的是具有异质结的平面DTMOS器件。更为重要的是,D2完全没有教导如何在一个依赖“栅-体短接”来抑制寄生沟道(D1第[0107]段)的异质结DTMOS器件中,剥离出独立的背栅触点而不引起器件失效。无效请求人强行将D2的零星字句移植到D1中,是典型的“事后诸葛亮”分析方式,不符合创造性评判的客观标准。
四、 结论
综上所述,D1未公开本专利的“背栅触点”,且D1的核心发明构思(DTMOS栅体短接)强烈排斥将其改造为具有独立背栅触点的结构。对比文件的拼凑无法覆盖权利要求1的完整技术方案,也无法割裂本专利“扩散势垒区+背栅触点”所带来的协同技术效果。权利要求1具备突出的实质性特点和显著的进步,其专利权应当予以维持。
在实际的口审或答辩中,如果对方紧咬特征C(带隙),我们还可以从说明书实施例(例如使用III-V族复合物形成扩散势垒区)的角度进一步限缩解释权利要求。您希望我继续为您梳理这部分说明书能够提供的防守弹药,还是需要针对权利要求2及之后的从属权利要求展开布局?
好的,这场无效宣告程序中的交锋非常典型。专利权人的核心防御策略是**“将说明书中的功能性限定读入权利要求”以及“主张对比文件存在反向教导”**。作为无效请求人,我们需要回归《专利审查指南》中关于权利要求解释的原则,以及本领域技术人员的普遍认知,精准击破对方的逻辑漏洞。
以下是为您起草的无效请求人补充意见陈述书草案,重点从“权利要求的最大合理解释”和“驳斥反向教导谬误”两个维度进行反驳:
一、 专利权人违反了权利要求解释原则,将说明书中的特定使用方式(独立偏置)强行读入权利要求1,属于不当限缩
专利权人主张D1中的“触点26”是用于短接栅极与主体区的构件,而非权利要求1中的“背栅触点”。这一主张在法律和事实上均站不住脚。
权利要求1的字面范围并未限定“独立偏置”: 审查权利要求的新颖性和创造性时,应当给予权利要求用语以本领域技术人员通常理解的最大合理范围。本专利权利要求1对该特征的全部限定仅为:“耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中”。
该特征仅仅限定了触点的物理连接位置(耦合且延伸到第一区域/主体区)和物理属性(作为背栅极/主体区的引出端)。权利要求1完全没有限定该触点在外部电路上必须连接到独立的电源,也没有排除该触点与前栅极电连接的可能性。
D1的触点26在物理结构上完全落入“背栅触点”的文义范围:
D1中的触点26物理上延伸并耦合到了Si主体区(对应第一区域)。在MOSFET器件物理中,主体区(Body)本质上就是背栅(Back-gate)。D1的触点26引出了主体区的电位,它在物理结构上就是一个标准的“背栅触点”。至于该触点在D1中进一步与前栅极短接,那是D1在引出背栅触点后进行的电路级接线选择,这并不改变该触点本身作为“背栅引出端(背栅触点)”的客观结构事实。专利权人试图用说明书中的“独立控制”功能来规避D1的结构公开,有违专利确权的基本规则。
二、 退一步讲,即使假定权利要求1隐含了“背栅独立偏置”的限定,该特征也属于本领域的公知常识/惯用技术手段
退一万步讲,即便认可专利权人关于“背栅触点必须独立偏置”的抗辩,权利要求1依然不具备创造性。
四端器件的偏置选择属于本领域常规技术手段:
MOSFET本质上是一个四端器件(源极、漏极、栅极、衬底/主体区)。在本领域中,主体区(背栅)的引出触点有两种最常规的处理方式:一是接独立偏置电压(体偏置/背栅偏置,用于静态调节阈值电压);二是与栅极短接(即D1所述的DTMOS,用于动态调节阈值电压)。
对于具有相同物理结构(包含防扩散层和背栅触点)的晶体管实体,将其背栅触点是接独立电压源还是接前栅极,仅仅是本领域技术人员根据具体的电路应用需求(是需要极低功耗的动态阈值,还是需要固定调节的静态阈值)所做出的常规电路配置选择,不涉及半导体器件底层结构的创新。
三、 D1不存在所谓的“反向教导”,D2提供了明确的结合启示
专利权人声称将D1的触点改为独立偏置会“摧毁D1的发明核心(DTMOS)”,从而主张存在反向教导。这完全是对“反向教导”概念的滥用。
改变操作模式不等于反向教导:
D1的说明书确实侧重于DTMOS应用,但D1并未教导或许诺其公开的带有防扩散层的晶体管结构只能用于DTMOS,或者不能用于独立体偏置。将D1公开的优秀器件结构(含有防扩散层28以阻挡重掺杂区杂质)应用于传统的独立体偏置模式,只是放弃了DTMOS的动态特性,换取了独立控制阈值电压的静态特性。这是一种技术路线的选择,而非技术上的不相容。
D2的教导直指核心技术问题:
专利权人辩称D2是FinFET,D1是平面器件,因此不能结合。然而,创造性判断中对比文件的结合看重的是技术原理的互通性。D2解决的问题与D1、本专利高度一致:即在存在扩散势垒(覆盖层)的结构中,如何控制阈值电压。D2明确给出了“通过衬底/鳍状件偏压调整阈值电压”的教导。
本领域技术人员在面对D1的结构时,完全有动机借鉴D2的普遍性教导,将D1中原本用于短接的触点26断开,作为独立的背栅触点施加偏压,以实现阈值电压的灵活调整。这一结合过程逻辑顺畅,毫无技术障碍。
四、 结论
综上,专利权人的答辩意见混淆了“物理结构特征”与“电路应用方式”,并错误地将“特定应用场景的改变”曲解为“反向教导”。D1已经在物理结构上毫无异议地公开了权利要求1的所有结构特征;即便考虑功能差异,D1结合D2及本领域公知常识,也足以使得权利要求1的方案变得显而易见。请求合议组依法宣告目标专利权利要求1无效。
针对双方在独立权利要求上的博弈,通常合议组的焦点会逐渐向从属权利要求转移(例如具体的材料选择:GaAs、InGaAs、AlAs等带隙能量的具体配合)。
您需要我为您进一步梳理D1、D2中关于III-V族或II-VI族化合物材料的具体公开情况,以此来准备针对本专利从属权利要求的连环“杀招”吗?
站在绝对中立和客观的立场上,合议组(国家知识产权局专利局复审和无效审理部)在审理本案时,不会被双方的修辞手法所左右,而是会严格按照《专利审查指南》中规定的“权利要求解释原则”和“创造性判断的三步法”来进行审理。
本案的核心冲突在于:权利要求字面宽泛的物理结构 与 对比文件特定的发明构思 之间的碰撞。
以下是合议组可能的详细抉择路径、双方论点评估以及对本次无效成功概率的客观预测:
合议组首先必须界定权利要求1中“耦合到所述基板的第一区域的背栅触点”的具体保护范围。
请求人的优势: 权利要求1确实没有明确写出“背栅触点必须与前栅极电隔离”或“用于独立偏置”。在专利确权程序中,合议组通常会给予权利要求用语以本领域技术人员通常理解的最大合理范围,而不会轻易将说明书中的“独立偏置”功能作为隐含限制读入权利要求。
专利权人的优势: 在半导体器件领域,“背栅(Back-gate)”一词本身就带有一种“作为独立控制端”的本源属性。如果一个触点在物理上直接与前栅极短接,本领域技术人员通常称之为“体接触(Body Contact)”或“源/体短接”、“栅/体短接”,而较少专门称之为“背栅触点”。
合议组倾向: 合议组大概率会认定,D1中的“触点26”在物理结构上确实落入了权利要求1“背栅触点”的字面范围(因为它确实耦合且延伸到了相当于第一区域的主体区)。因此,合议组可能会倾向于认为D1公开了权利要求1的绝大部分甚至全部结构特征。
即便合议组认为D1的触点26与本专利的“背栅触点”存在功能性区别(即短接与独立偏置的区别),焦点将转移到:本领域技术人员是否有动机将D1的触点26改造为独立偏置的背栅触点?
在这里,合议组将进行极其严格的“事后诸葛亮(Hindsight)”排查。
“反向教导”的判定规则: 根据审查指南,如果现有技术明确排除了某种应用,或者修改该现有技术会破坏其发明目的或运行原理,则认为不存在结合启示(即存在反向教导)。
合议组的视角: D1是一篇专门针对DTMOS(动态阈值MOSFET)的专利。D1的全部发明目的(提高驱动电流、降低低电压下的漏电流)都是建立在“栅极与主体区短接(电位联动)”这一物理基础之上的。如果要求本领域技术人员把D1的短接触点26断开,改为独立偏置的背栅触点,这就等于将一个DTMOS退化为一个普通的体偏置MOSFET。这不仅是改变了应用场景,更是从根本上摧毁了D1的核心发明构思。
合议组倾向: 在这一点上,合议组极其容易采信专利权人的主张。合议组通常认为,本领域技术人员在阅读一篇以“栅体短接”为核心创新的文献时,没有动机去破坏这一核心结构。一旦破坏了这一结构,D1解决其所声称的技术问题的前提就不复存在了。
D2的局限性: 尽管D2(CN102983165A)确实教导了通过衬底施加偏压来调整阈值电压,并且也提到了扩散阻挡层。但正如前所述,结合障碍不在于“本领域不知道背栅偏置这项技术”,而在于“本领域技术人员没有动机去破坏D1的DTMOS结构”。D2作为一篇FinFET专利,无法提供“为什么要把D1的DTMOS改为独立偏置”的驱动力。
无效请求人的论点评估: 逻辑上非常取巧,试图利用权利要求撰写时的“宽泛性(未限定独立偏置)”来强吃D1。在物理结构的拆解上是成立的,但在创造性论理环节(动机分析)显得单薄。过分依赖“独立偏置是常规技术”这一公知常识,低估了“破坏对比文件发明核心”在实务审理中的致命性。
专利权人的论点评估: 防守策略极其精准。死死咬住D1的“DTMOS(栅体短接)”本质,利用“破坏发明构思=反向教导”这一审查规则,成功建立了一道逻辑防火墙。只要合议组认同“断开触点等于摧毁D1的发明”,请求人的无效逻辑链就会断裂。
站在绝对中立的立场,仅基于目前提供的D1和D2以及上述答辩逻辑,宣告权利要求1无效的成功概率偏低(约 30% - 40%)。
首选对比文件(D1)存在先天缺陷: 选用一篇DTMOS专利(D1)去无效一篇明显意在独立偏置的背栅晶体管专利,是战术上的重大冒险。D1的“短接”特征像是一个甩不掉的包袱,给专利权人留下了绝佳的反向教导抗辩空间。
合议组对“事后诸葛亮”的警惕: 中国国家知识产权局近年来的审查趋势越来越强调“发明构思”的整体性。合议组非常反感请求人将对比文件“大卸八块”,只取其物理结构,而无视其整体工作原理。
如果请求人想要提高成功率,应当放弃在“动机论”上与专利权人纠缠,而是退回到**“新颖性/缺乏新颖性基础上的创造性”**进行极端主张:
主张缺乏新颖性: 坚定不移地主张权利要求1仅仅限定了“触点”的物理存在,D1的触点26完全落入字面范围。既然结构上100%相同,就不存在区别特征,因此直接缺乏新颖性(不进入三步法,也就无所谓结合启示和反向教导了)。如果合议组认可这种极端的字面解释,请求人就能一击毙命。
补充新的证据(强烈建议): 现有的D1(DTMOS)不是最佳的“最接近现有技术”。请求人如果能检索到一篇普通的FD-SOI或者带有防扩散层的平面晶体管专利(本身就是独立引出背栅或体接触的),以此作为D1,那么专利权人目前最得意的“反向教导”防线将瞬间瓦解,无效成功率将飙升至70%以上。
如权利要求1所述的装置,其特征在于,所述第一区域具有比所述沟道区更高的掺杂浓度。
如权利要求1所述的装置,其特征在于,所述第一材料包括III-V族复合物或II-VI族复合物。
如权利要求1所述的装置,其特征在于,所述第一材料包括砷化铝或砷化铟铝。
如权利要求1所述的装置,其特征在于,所述第二材料包括砷化镓或砷化铟镓。
如权利要求1所述的装置,其特征在于,所述沟道区和所述第一区域是基于超锐逆掺杂分布来掺杂的。
如权利要求1所述的装置,其特征在于,进一步包括:形成在所述沟道区的表面上的介电层; 形成在所述介电层的表面上的金属栅极; 形成在所述扩散势垒区的所述表面上的源极区; 形成在所述扩散势垒区的所述表面上的漏极区; 毗邻于所述源极区的第一浅沟槽隔离区;以及 毗邻于所述漏极区的第二浅沟槽隔离区。
如权利要求1所述的装置,其特征在于,所述扩散势垒区介于所述沟道区和所述第一区域之间。
如权利要求1所述的装置,其特征在于,所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)。
如权利要求1所述的装置,其特征在于,所述装置是鳍式场效应晶体管(FinFET)。
一种方法,包括: 在基板的重掺杂区的表面上形成扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的; 在所述扩散势垒区的表面上形成沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成; 蚀刻所述沟道区的特定区域以形成源极区和漏极区;以及形成背栅触点,所述背栅触点延伸到所述基板的所述重掺杂区中。
如权利要求11所述的方法,进一步包括形成耦合到所述重掺杂区的背栅触点。
如权利要求11所述的方法,其特征在于,所述扩散势垒区陷住来自所述重掺杂区的掺杂物。
如权利要求13所述的方法,其特征在于,所述扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物,以及其中所述第一材料是砷化镓或者砷化铟镓,并且所述第二材料是砷化铝或砷化铟铝。
如权利要求13所述的方法,其特征在于,所述扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物,以及其中所述第一材料是硅,并且所述第二材料是砷化铝或砷化铟铝。
如权利要求11所述的方法,其特征在于,所述重掺杂区具有比所述沟道区更高的掺杂浓度。
如权利要求11所述的方法,其特征在于,所述第一材料包括III-V族复合物或II-VI族复合物。
如权利要求11所述的方法,其特征在于,所述第一材料包括砷化铝或砷化铟铝。
如权利要求11所述的方法,其特征在于,所述第二材料包括砷化镓或砷化铟镓。
如权利要求11所述的方法,其特征在于,所述重掺杂区和所述沟道区是根据超锐逆掺杂分布形成的。
如权利要求11所述的方法,其特征在于,进一步包括:在所述沟道区的表面上形成介电层; 在所述介电层的表面上形成金属栅极;以及 在所述基板的第一表面上形成第一浅沟槽隔离区,以及在所述基板的第二表面上形成第二浅沟槽隔离区,其中所述第一浅沟槽隔离区和所述第二浅沟槽隔离区经由蚀刻工艺形成,并且其中所述第一浅沟槽隔离区毗邻于所述源极区并且所述第二浅沟槽隔离区毗邻于所述漏极区。
如权利要求21所述的方法,其特征在于,所述金属栅极在形成所述源极区之前形成。
如权利要求21所述的方法,其特征在于,所述金属栅极在所述源极区和所述漏极区的形成之后形成。
一种装备,包括: 用于阻止掺杂物扩散的装置,其中所述用于阻止掺杂物扩散的装置形成在基板的重掺杂区的表面上,并且其中所述用于阻止掺杂物扩散的装置使用具有第一带隙能量的第一材料形成; 用于提供导电沟道的装置,其中所述用于提供导电沟道的装置形成在所述用于阻止掺杂物扩散的装置的表面上,并且其中所述用于提供导电沟道的装置使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成;以及用于控制阈值电压的装置,其中所述用于控制阈值电压的装置延伸到所述基板的所述重掺杂区中。
如权利要求24所述的装备,其特征在于,所述第一区域具有比所述用于提供导电沟道的装置更高的掺杂浓度。
如权利要求24所述的装备,其特征在于,所述第一材料包括III-V族复合物或II-VI族复合物。
如权利要求24所述的装备,其特征在于,所述第一材料包括砷化铝或砷化铟铝。
如权利要求24所述的装备,其特征在于,所述第二材料包括砷化镓或砷化铟镓。
如权利要求24所述的装备,其特征在于,所述装备是根据超锐逆掺杂分布形成的。
一种存储指令的计算机可读存储设备,所述指令能由计算机执行以执行操作,所述操作包括:发起在基板的重掺杂区的表面上形成扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的; 发起在所述扩散势垒区的表面上形成沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成; 发起蚀刻所述沟道区的特定区域以形成源极区和漏极区;以及发起形成背栅触点,所述背栅触点延伸到所述基板的所述重掺杂区中。