非显而易见杯

专利无效挑战赛

目标专利:274网络时钟比较的系统和方法

专利公开号:CN106464398B

专利权人:高通股份有限公司

无效请求书提交日期:2026年


上一项目 下一项目

非显而易见性评估仅供参考,不构成法律建议。



权利要求列表点击可跳转

序号 权利要求内容

1

一种用于时钟比较的方法,包括: 当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求; 将时钟的输出作为时间戳存储在第一寄存器中; 在第一设备处,从第二设备接收分组; 在检测电路处,检测所述分组的接收; 响应于检测到所述分组的所述接收,通过将所述时间戳从所述第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的到达时间时间戳; 在所述第一设备处,从所述第二设备接收与所述分组相对应的离开时间时间戳,其中所述离开时间时间戳指示从所述第二设备发送所述分组的时间; 执行对所述到达时间时间戳和所述离开时间时间戳的比较;以及基于所述比较来修改所述第一寄存器的值。

2

根据权利要求1所述的方法,还包括在捕获电路处捕获与所述分组相对应的所述到达时间时间戳,其中,所述检测电路是被配置为在第一开放系统互连模型(OSI)层进行操作的第一OSI层电路,其中,所述捕获电路是被配置为在第二OSI层进行操作的第二OSI层电路,并且其中,所述第一OSI层低于所述第二OSI层。

3

根据权利要求2所述的方法,其中,所述第一OSI层包括数据链路层,其中,所述第二OSI层包括应用层,并且其中,所述检测电路在不对所述分组进行解码的情况下,检测所述分组的接收。

4

根据权利要求1所述的方法,其中,所述检测电路基于检测到接收了所述分组的第一比特来检测所述分组的接收,并且其中,所述第一比特是所述分组的最早被接收的比特。

5

根据权利要求1所述的方法,其中,所述离开时间时间戳与所述第二设备的第二寄存器相对应,并且其中,所述第一寄存器与应用有关。

6

根据权利要求5所述的方法,还包括: 基于所述比较,对所述第一寄存器和所述第二寄存器进行同步。

7

根据权利要求5所述的方法,其中,对所述第一寄存器和所述第二寄存器进行同步包括:基于所述到达时间时间戳和所述离开时间时间戳之间的差值,更新所述第一寄存器的值。

8

根据权利要求5所述的方法,其中,对所述第一寄存器和所述第二寄存器进行同步包括:基于所述到达时间时间戳和所述离开时间时间戳,确定所述第一寄存器和所述第二寄存器之间的偏移。

9

根据权利要求1所述的方法,其中,响应于检测到所述分组的所述接收,所述检测电路断言时间戳捕获信号,并且还包括捕获电路,所述捕获电路被配置为响应于所述时间戳捕获信号来捕获所述到达时间时间戳。

10

根据权利要求9所述的方法,其中,所述时间戳捕获信号包括中断信号、硬件信号、软件信号或者它们的组合。

11

根据权利要求9所述的方法,其中,修改所述第一寄存器的值包括基于所述到达时间时间戳和所述离开时间时间戳之差来更新所述第一寄存器的值。

12

根据权利要求9所述的方法,其中,响应于检测到第二分组的传输,所述检测电路断言第二时间戳捕获信号,其中,所述时间戳捕获信号和所述第二时间戳捕获信号是独立的边带探测信号。

13

根据权利要求9所述的方法,其中,所述时间戳捕获信号包括边沿触发信号,所述第一设备包括音频源设备、视频源设备或者二者。

14

一种用于时钟比较的装置,包括: 同步模块,其被配置为当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求; 检测电路,其被配置为检测向设备的分组传输; 响应于所述检测电路的捕获电路,所述捕获电路被配置为:通过将时间戳从第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的离开时间时间戳; 接收机,其被配置为从所述设备接收到达时间时间戳,所述到达时间时间戳与所述分组相对应,其中,所述到达时间时间戳指示所述设备接收到所述分组的时间;以及耦合到所述检测电路、所述接收机和所述捕获电路的处理器,所述处理器被配置为对所述到达时间时间戳和所述离开时间时间戳进行比较并且基于所述比较来修改所述第一寄存器的值。

15

根据权利要求14所述的装置,其中所述捕获电路还被配置为响应于在所述检测电路处检测到所述分组的传输来捕获与所述分组相对应的所述离开时间时间戳,其中,所述检测电路还被配置为:响应于检测到所述分组的所述传输,断言第一时间戳捕获信号,并且其中,所述捕获电路还被配置为:响应于所述第一时间戳捕获信号,捕获所述离开时间时间戳。

16

根据权利要求14所述的装置,其中所述到达时间时间戳被存储在所述设备的第二寄存器中,并且还包括基于所述到达时间时间戳和所述离开时间时间戳的比较来使所述第一寄存器和所述第二寄存器同步。

17

根据权利要求16所述的装置,还包括存储器,其中,所述接收机还被配置为将所述到达时间时间戳存储在所述存储器中,并且其中,所述处理器还被配置为:在对所述到达时间时间戳和所述离开时间时间戳进行比较之前,执行以下操作:从所述存储器中读取所述到达时间时间戳,以及 从所述时间戳寄存器中读取所述离开时间时间戳。

18

根据权利要求16所述的装置,其中,所述到达时间时间戳与所述设备的第二寄存器相对应,并且其中,所述处理器还被配置为:基于所述到达时间时间戳和所述离开时间时间戳之间的差值,对所述第一寄存器和所述第二寄存器进行同步。

19

根据权利要求16所述的装置,其中,所述到达时间时间戳与所述设备的第二寄存器相对应,并且其中,所述处理器还被配置为:通过基于所述到达时间时间戳和所述离开时间时间戳来确定所述第一寄存器和所述第二寄存器之间的偏移,对所述第一寄存器和所述第二寄存器进行同步。

20

根据权利要求14所述的装置,其中,所述处理器还被配置为:向所述设备发送所述离开时间时间戳。

21

根据权利要求14所述的装置,其中,所述检测电路还被配置为:从所述处理器接收所述分组,向发射机提供所述分组以便向所述设备发送,并且其中,所述检测电路还被配置为:响应于向所述发射机提供所述分组的第一比特,断言第一时间戳捕获信号。

22

根据权利要求14所述的装置, 其中,所述接收机还被配置为: 从所述设备接收第二分组,以及 从所述设备接收第二离开时间时间戳,所述第二离开时间时间戳指示从所述设备发送所述第二分组的第二时间,其中,所述检测电路还被配置为:检测所述接收机对所述第二分组的接收,其中,所述捕获电路还被配置为:响应于在所述检测电路处检测到所述第二分组的所述接收,捕获与所述第二分组相对应的第二到达时间时间戳,以及其中,所述处理器还被配置为:对所述第二到达时间时间戳和所述第二离开时间时间戳进行比较。

23

根据权利要求22所述的装置,其中,所述检测电路还被配置为:响应于检测到所述接收机对所述第二分组的所述接收,断言第二时间戳捕获信号,并且其中,所述捕获电路还被配置为:响应于所述第二时间戳捕获信号,捕获所述第二到达时间时间戳。

24

根据权利要求22所述的装置,还包括: 第二时间戳寄存器,其中,所述捕获电路还被配置为:通过将所述第二到达时间时间戳从所述第一寄存器复制到所述第二时间戳寄存器,来捕获所述第二到达时间时间戳。

25

一种存储有指令的计算机可读存储器件,当所述指令被处理器执行时,使所述处理器执行包括以下各项的操作:当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求; 将时钟的输出作为时间戳存储在第一寄存器中; 从设备接收分组; 在检测电路处,检测所述分组的接收; 响应于检测到所述分组的所述接收,通过将所述时间戳从所述第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的到达时间时间戳; 从所述设备接收与所述分组相对应的离开时间时间戳,所述离开时间时间戳指示从所述设备发送所述分组的时间; 执行所述到达时间时间戳和所述离开时间时间戳的比较;以及 基于所述比较来修改所述第一寄存器的值。

26

根据权利要求25所述的计算机可读存储器件,还包括被配置为捕获与所述分组相对应的所述到达时间时间戳的捕获电路,其中,所述离开时间时间戳与所述设备的第二寄存器相对应,并且其中,所述操作还包括:基于所述比较,对所述第一寄存器和所述第二寄存器进行同步。

27

根据权利要求26所述的计算机可读存储器件,其中,由所述捕获电路通过将多个到达时间时间戳从第一多个寄存器复制到多个时间戳寄存器,来捕获所述多个到达时间时间戳,其中,所述多个到达时间时间戳是由所述捕获电路响应于检测到所述分组的所述接收而被捕获的,其中,所述多个到达时间时间戳包括所述到达时间时间戳, 其中,所述第一多个寄存器包括所述第一寄存器,以及 其中,所述多个时间戳寄存器包括所述时间戳寄存器。

28

根据权利要求27所述的计算机可读存储器件,其中,所述操作还包括:从所述设备接收第二多个寄存器的多个离开时间时间戳,所述多个离开时间时间戳指示从所述设备发送所述分组的时间,从所述多个时间戳寄存器读取所述多个到达时间时间戳,以及 对所述多个到达时间时间戳和所述多个离开时间时间戳进行比较,其中,所述多个离开时间时间戳包括所述离开时间时间戳。

29

一种用于时钟比较的设备,包括: 同步模块,其被配置为: 当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求; 接收机,其被配置为: 从第二设备接收分组;以及 从所述第二设备接收离开时间时间戳,其中,所述离开时间时间戳与所述分组相对应,并且其中,所述离开时间时间戳指示从所述第二设备发送所述分组的时间; 耦合到所述接收机的检测电路,其被配置为检测所述接收机对所述分组的接收; 响应于所述检测电路的捕获电路,所述捕获电路被配置为:通过将所述时间戳从第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的到达时间时间戳;以及耦合到所述接收机和所述捕获电路的处理器,所述处理器配置为:执行对所述到达时间时间戳和所述离开时间时间戳的比较并且基于所述比较来修改所述第一寄存器的值。

30

根据权利要求29所述的设备,其中所述捕获电路还被配置为响应于在所述检测电路处检测到所述分组被所述接收机接收来捕获所述到达时间时间戳,其中,所述检测电路还被配置为:响应于检测到所述接收机对所述分组的所述接收,断言时间戳捕获信号,并且其中,所述捕获电路还被配置为:响应于所述时间戳捕获信号,捕获所述到达时间时间戳。


对比文件列表

编号 名称
0 2010-07-06_US7750454B_发明授权_US07750454B2 Stacked integrated circuit package system.docx
0 US2013016282A1_Description_20260309_2217_+++C_F_G_H_o_w+++.docx
0 US2011274124A1_Description_20260309_2217_+++C_F_G_H_b_d_i_p_q_r_u+++.docx
0 US2009103563A1_Description_20260309_2217_+++C_b_d_e_s+++.docx
0 US2009003432A1_Description_20260309_2217_+++c_d_e_f_g_h_i_j_k_p_r_s+++.docx
0 US2006212683A1_Description_20260309_2217_+++C_d+++.docx
0 EP3164955A1_Description_20260309_2217_+++A_B_C_D_E_F_G_H_I_J_K_L_M_N_O_P_Q_R_S_T_U_V_W+++.docx
0 EP2303779A1_Description_20260309_2218.docx
0 2013-11-14_JP2013541891A_发明专利_JP2013541891A Time synchronization process to be initiated by the movement_+++C_F_G_H_R_b_d_e+++.docx
0 2013-04-09_US8416812B_发明授权_US08416812B2 Network timing synchronization systems_+++B_C_D_F_G_H_R_a_e_i_p_q_u+++.docx
0 2012-12-19_CN102835063A_发明公开_CN102835063A 多信道嗅探器系统和用于多信道嗅探器同步的方法_+++C_F_G_H_P_R_a_b_d_e_i_q_u+++.docx
0 2012-10-25_US2012269204A_发明申请_US20120269204A1 METHOD FOR GENERATING A ROBUST TIMING CORRECTION IN TIMING TRANSFER SYSTEMS_+++B_C_F_G_H_I_P_R_a_d_e_q_s_u+++.docx
0 2012-10-11_US2012257642A_发明申请_US20120257642A1 METHOD FOR SYNCHRONIZING CLOCKS IN A COMMUNICATION SYSTEM_+++B_C_F_G_H_I_J_P_Q_R_U_a_d_e_k_o_s_w+++.docx
0 2011-11-10_JP2011229046A_发明专利_JP2011229046A Imaging apparatus.docx
0 2011-02-10_US2011035511A_发明申请_US20110035511A1 Remote Hardware Timestamp-Based Clock Synchronization_+++C_F_G_I_P_Q_R_a_b_d_e_h_j_l_m_n_u+++.docx
0 2011-02-09_JP4628472B_发明专利_JP4628472B2 Ball-shooting game machine.docx
0 1996-10-15_US5566180A_发明授权_US5566180A Method for recognizing events and synchronizing clocks_+++B_C_D_E_F_G_H_I_P_R_S_a_j_k_l_m_n_o_q_t_u_v_w+++.docx
0 2010-05-20_US2010125661A_发明申请_US20100125661A1 ARRANGEMENT FOR MONITORING PERFORMANCE OF NETWORK CONNECTION_+++C_D_F_G_H_b_e_j_k_s+++.docx
0 2010-04-30_JP2010098519A_发明专利_JP2010098519A Clock reproducing system and method_+++B_C_H_I_O_P_R_a_d_e_g_q_s_t_u_w+++.docx
0 2009-10-01_US2009243073A_发明申请_US20090243073A1 STACKED INTEGRATED CIRCUIT PACKAGE SYSTEM.docx
0 2009-04-16_JP2009078184A_发明专利_JP2009078184A Pinball game machine.docx
0 2007-11-22_US2007268938A_发明申请_US20070268938A1 NETWORK TIME PROTOCOL PRECISION TIMESTAMPING SERVICE_+++C_D_F_G_H_J_K_L_M_N_P_R_b_e_o_s_t+++.docx
0 2005-06-16_US2005129369A_发明申请_US20050129369A1 Multiconductor surface-mount connector for printed-circuit board.docx
0 2004-11-09_US6816510B_发明授权_US06816510B1 Method for clock synchronization between nodes in a packet network_+++B_C_D_F_G_H_I_P_Q_R_S_T_U_a_e+++.docx
0 2004-01-01_US2004001695A_发明申请_US20040001695A1 Methods and systems for processing digital data rate and directional playback changes_+++b_c_d_e_s_t_v_w+++.docx
0 2003-07-03_US2003121965A_发明申请_US20030121965A1 Ring mounted calculator.docx
0 2003-01-30_US2003023871A_发明申请_US20030023871A1 System and method for code and data security in a semiconductor device.docx
0 2002-04-04_US2002039370A_发明申请_US20020039370A1 Precise network time transfer_+++B_C_F_G_H_L_M_N_R_a_c_d_e_i_j_k_o_p_q_s_t_u+++.docx
0 2001-12-13_US2001050903A_发明申请_US20010050903A1 Method and system to calculate network latency, and to display the same field of the invention_+++G_H_c_d_f_r+++.docx
0 2001-06-26_US6252445B_发明授权_US06252445B1 Method and apparatus for extending a resolution of a clock_+++B_w+++.docx
0 2001-05-22_US6236694B_发明授权_US06236694B1 Bus and interface system for consumer digital equipment_+++B_C_D_F_G_H_O_P_S_T_W_e_i_j_k_l_m_n_q_r_u+++.docx
0 1998-08-04_US5790840A_发明授权_US5790840A Timestamp systems, methods and computer program products for data processing system_+++b+++.docx

权利要求1

一种用于时钟比较的方法,包括: 当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求; 将时钟的输出作为时间戳存储在第一寄存器中; 在第一设备处,从第二设备接收分组; 在检测电路处,检测所述分组的接收; 响应于检测到所述分组的所述接收,通过将所述时间戳从所述第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的到达时间时间戳; 在所述第一设备处,从所述第二设备接收与所述分组相对应的离开时间时间戳,其中所述离开时间时间戳指示从所述第二设备发送所述分组的时间; 执行对所述到达时间时间戳和所述离开时间时间戳的比较;以及基于所述比较来修改所述第一寄存器的值。


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

同行你好。这份权利要求及目标专利说明书的分析工作确实需要极高的严谨性,尤其是在无效宣告或诉讼的准备阶段,精准的特征比对和最接近现有技术(Closest Prior Art, CPA)的选取是构建有力逻辑链的核心。

结合目标专利说明书(CN106464398B),权利要求1的核心发明点在于:为了克服传统网络时钟同步中因操作系统和高层协议栈处理带来的不可预测的延迟(Jitter),将检测电路下沉到较低的OSI层(如物理层或数据链路层)。通过硬件级别的载波检测、分组接收检测,并利用硬件寄存器(将时钟寄存器的快照复制到影子/时间戳寄存器)来捕获极其精准的到达时间(TOA)和离开时间(TOD),从而基于这两者修改时钟寄存器以完成高精度同步。

以下是针对各对比文件的详细比对与创造性分析策略。


一、 最接近的对比文件(CPA)选取分析

在进行创造性分析时,最接近的现有技术应是与目标专利解决相同技术问题、具有最接近的发明构思,且公开了最多技术特征的文献。

基于整体解决的“消除协议栈延迟以提高网络时钟同步精度”的技术问题,以及采用“底层硬件检测和硬件时间戳寄存器”的技术效果,D1 (US5566180A) 和 D2 (US2002039370A1) 是最适合作为最接近现有技术的两篇对比文件。

  1. 首选 CPA:D2 (US2002039370A1)

    • 技术领域与问题: D2明确指出由于路由器和收发缓冲区的不可预测延迟会导致毫秒级误差(段落[0002]-[0003]),这与目标专利的背景技术完全一致。

    • 技术构思: D2提出在PHY层和MAC层之间引入“MAC Extender”(相当于目标专利的检测电路),在接收时将硬件时间冻结在“冻结寄存器(freeze register)”中(相当于目标专利的复制到时间戳寄存器),并在发送时侦听以太网的“载波感听(carrier-sense)”(相当于检测载波波形)。其公开的特征粒度与目标专利极其吻合。

  2. 备选 CPA:D1 (US5566180A)

    • 技术领域与问题: D1同样致力于消除操作系统和协议栈引入的时间抖动(jitter)和延迟(latency)。

    • 技术构思: 引入了专门的“时间分组检测器(TPD)”在尽量靠近通信介质的底层生成触发信号,并用快照寄存器(snapshot registers)捕获本地时钟时间。

相比之下,D3、D4、D5等虽然也涉及时间戳同步,但在具体的“载波感测”和“硬件寄存器复制机制”的细节公开上不如D1和D2详尽。


二、 技术特征比对表

以下以 D2 (US2002039370A1) 和 D1 (US5566180A) 为主要对比文件,梳理其对权利要求1各技术特征的公开情况:

权利要求1技术特征 D2 (US2002039370A1) 的公开情况与原文出处 D1 (US5566180A) 的公开情况与原文出处 结论
A: 当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求 实质公开。 D2指出采用以太网CSMA/CD协议:“Ethernet is a 'carrier-sense multiple access... protocol... broadcasts by waiting for a no-activity state on the bus” (段落[0082])。这实质上公开了通过检测载波确定介质可用。发送的NTP packet即为时间戳同步请求。 实质公开。 D1提到使用串行协议如Ethernet或LonTalk,并使用特定的“timing packets”(Summary)。以太网隐含了载波检测机制。 D2和D1均实质公开。D2公开得更明确。
B: 将时钟的输出作为时间戳存储在第一寄存器中 毫无异议公开。 D2中的MAC Extender维持一个当前硬件时间(Hardware time)。 毫无异议公开。 D1公开了 local clock 22 向 TSB memory 26 (包含寄存器) 输出时间读数。 均公开。
C: 在第一设备处,从第二设备接收分组 毫无异议公开。 D2公开了 Network Time Client 和 Network Timeserver 之间的分组收发(段落[0059]-[0063])。 毫无异议公开。 D1公开了 First node 2 和 Second node 2' 之间的收发。 均公开。
D: 在检测电路处,检测所述分组的接收 毫无异议公开。 D2的MAC Extender-receiver 作为检测电路,监听(snoops)进入的接收分组(段落[0083], 图7)。 毫无异议公开。 D1的 TPD (Time Packet Detector) 6 专门用于检测时间分组的到达(Summary)。 均公开。
E: 响应于检测到所述分组的所述接收,通过将所述时间戳从所述第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的到达时间时间戳 实质公开。 D2公开了所有分组穿过时将当前硬件时间暂时冻结在冻结寄存器中:“current hardware time to be frozen temporarily in a freeze register 88... is loaded into the next available ATS ring buffer” (段落[0083])。 实质公开。 D1公开了TPD检测到分组时产生触发信号,将本地时钟读数捕获到快照寄存器(snapshot registers)中。 D2和D1均公开了“时钟快照/复制到临时寄存器”的硬件机制。
F: 在所述第一设备处,从所述第二设备接收与所述分组相对应的离开时间时间戳 毫无异议公开。 D2描述了接收带有“Transmit Timestamp 52”的返回分组(段落[0062])。 毫无异议公开。 D1的接收节点接收包含“transmitting timestamp”的第一同步消息。 均公开。
G: 其中所述离开时间时间戳指示从所述第二设备发送所述分组的时间 毫无异议公开。 D2: “Transmit Timestamp 52”指示服务器发送的时间。 毫无异议公开。 D1: “transmitting timestamp that reflects the local time of transmission”。 均公开。
H: 执行对所述到达时间时间戳和所述离开时间时间戳的比较 毫无异议公开。 D2公开了计算 Time Offset 的公式,对Receive Timestamp和Transmit Timestamp等进行差值比较(段落[0065]-[0066])。 毫无异议公开。 D1公开了接收节点比较发送时间戳和接收时间戳(Summary)。 均公开。
I: 以及基于所述比较来修改所述第一寄存器的值。 毫无异议公开。 比较的目的即是得出Time Offset并用于同步/修正客户端的时钟。 毫无异议公开。 D1指出基于该比较计算修正因子并应用于每个本地时钟(Summary)。 均公开。

三、 未被最接近的对比文件公开的特征分析

通过上述详尽的特征比对,可以看出:如果以 D2 (US2002039370A1) 作为最接近的现有技术,权利要求1中的所有核心技术特征均已被其毫无异议公开或实质公开。

  • 特征A(检测载波波形):D2在段落[0082]明确记载了以太网的“载波感听多路访问(CSMA)”机制,即在总线上等待无活动状态进行广播,这在所属领域技术人员看来,与“通过检测载波波形确定传输介质可用”是完全等同的物理层动作。

  • 特征E(寄存器复制机制):目标专利说明书将此称为“影子寄存器(shadow register)”快照。D2中的“freeze register 88”(冻结寄存器)和转移到“ATS ring buffer”(辅助时间戳环形缓冲区)完美映射了这一硬件级动作。

结论:

在此分析框架下,权利要求1未包含任何未被D2公开的实质性区别技术特征。即便认为D2对特征A的“载波波形检测”属于隐含或实质公开而非字面公开,该特征也是本领域常规的物理层通信协议(如CSMA/CD)的公知常识。其他对比文件(如D1、D3)也均构成了对这些特征的充分印证,无需强行拼凑次要对比文件来弥补特征缺失。

四、 下一步建议

既然权利要求1的特征似乎已被D2和D1全面覆盖,这为提请无效宣告或不侵权抗辩提供了非常坚实的基础。

您希望我直接基于 D2结合本领域公知常识 拟定一份正式的权利要求1无新颖性/无创造性的论理逻辑段落,还是需要继续分析独立权利要求的从属权利要求(如果有),以寻找可能存在的有效防线?


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

同行你好。在无效宣告实务中,仅依靠一两篇核心对比文件(如D1、D2)虽然能打下极好的基础,但专利权人往往会在答辩或口审时,针对某些具体的字面特征差异(例如“将时间戳从第一寄存器复制到时间戳寄存器”的具体电路动作)进行狡辩,甚至试图引入说明书中的OSI层级概念来限缩权利要求的保护范围。

因此,D3至D8这些辅助对比文件的核心补强作用在于:构建严密的“本领域公知常识(Common General Knowledge)”证据链,彻底堵死专利权人将常规技术手段“包装”为非显而易见特征的退路。

以下是这些其他对比文件在本次无效策略中的具体补强作用分析:

1. 证实“硬件级时间戳捕获(寄存器复制)”为本领域惯用手段

目标专利权利要求1中的技术特征E(响应于检测到接收,将时间戳从第一寄存器复制到时间戳寄存器)是其自认为的核心亮点。专利权人极可能会争辩D1或D2没有明确公开“复制寄存器”这一具体微观动作。

  • D4 (US2011035511A1) 的补强: D4的标题即为“基于远程硬件时间戳的时钟同步”,其通篇都在论述为了减轻处理器的计算负担,采用硬件级别的同步检测器和时间戳生成器(Sync detector and timestamp generator process logic 300)来记录分组到达/离开的时间。D4明确指出了这是IEEE 1588等精确时间协议(PTP)的标准硬件实现方式。这强有力地证明了,在检测到分组时,通过底层硬件逻辑捕获当前时钟并存入特定寄存器,完全是本领域的公知常识。

  • D3 (US6816510B1) 的补强: D3在段落描述中明确公开了在物理层(PHY)处理分组时,当分组的最后一位离开或到达PHY层时,产生中断信号给MAC层,并在此刻“提取计时器值(timer value)并存储”(retrieve a timer value... and holds/stores it locally)。这完美对应了目标专利中“检测电路检测到接收”并“捕获/存储时间戳”的动作。

2. 证实“跨OSI层(MAC/PHY到高层)消除延迟”为既有明示动机

目标专利说明书反复强调其发明点在于克服分组穿过高层OSI层带来的延迟。虽然权利要求1没有明确写明OSI层,但专利权人极可能以此作为创造性辩护的理由。

  • D5 (US2012257642A1) 的补强: D5专门探讨了在异构时钟系统中,如何利用底层(MAC/PHY层)提供的同步信息来进行高层(协议适配层PAL)的时钟同步。D5公开了在底层建立连接并实现同步后,将同步信号从MAC/PHY层传输到各PAL层并存储同步信息。这直接粉碎了目标专利所谓“下沉到物理层/数据链路层获取时间戳以规避高层延迟”的非显而易见性,证明这种跨层的时间戳获取策略在现有技术中早有明示教导。

3. 提供更多样的网络环境和补偿算法的印证

  • D6 (US2012269204A1) 与 D8 (US8416812B2) 的补强: 这两篇文献详细探讨了在复杂网络(如包交换网络)中,由于网络拥塞和可变传输延迟(PDV)带来的时钟同步挑战。D6和D8公开了大量基于到达时间(TOA)和离开时间(TOD)的比较与补偿算法。这补强了权利要求1中特征H和I(比较时间戳并修改寄存器值),证明只要获取了精准的收发时间戳,后续的比较与补偿修正完全是常规的数学与逻辑处理。


无效组合策略建议

在撰写无效宣告请求书时,可以采用以下组合策略来构建不可辩驳的逻辑:

  • 主攻组合:D2作为最接近的现有技术 + D4(或公知常识)

    • 说理逻辑: D2已经公开了利用MAC Extender在底层冻结时间戳并进行网络时钟同步的整体架构。对于特征E中“复制到时间戳寄存器”的微观表述,若认为D2公开不够字面化,则引入D4。D4证明在硬件层面响应分组到达并利用寄存器捕获时间戳是IEEE 1588协议下的常规硬件设计,本领域技术人员有动机将D4的微观硬件逻辑应用于D2的系统中以实现精准同步。

  • 备选组合:D1作为最接近的现有技术 + D3

    • 说理逻辑: D1公开了底层TPD检测器,D3补充了明确的PHY层中断触发和计时器值提取存储(对应寄存器操作)。两者结合同样可以覆盖权利要求1的所有特征。

总而言之,D3至D8就像是“防波堤”,它们的存在证明了目标专利权利要求1所采用的各项技术手段,在2014-2015年(目标专利优先权日)前后,早已是网络时钟高精度同步领域(尤其是IEEE 1588/PTP协议相关的硬件实现中)的成熟技术“工具箱”。

目前的分析已经彻底解构了权利要求1。你需要我继续为你分析目标专利的从属权利要求(例如是否有需要特别关注的附加特征),还是希望我直接为你起草针对权利要求1的创造性评述段落草案?


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

你好!我是专利代理师。针对你提供的目标专利说明书(CN106464398B)、权利要求1以及四篇对比文件(D1-D4),我已进行了详细的特征比对与创造性分析。

以下是具体的分析报告:

一、 结合目标专利说明书对权利要求1的解释

根据目标专利说明书的记载,权利要求1保护的是一种基于底层硬件辅助的高精度网络时钟同步方法。其核心逻辑和特征解释如下:

  1. 底层硬件触发消除软件延迟(核心发明点): 传统时钟同步(如NTP)在应用层打时间戳,会因操作系统和协议栈(OSI高层)的排队和处理产生不可预测的延迟(Jitter)。本专利通过在较低的OSI层(如物理层或数据链路层)设置“检测电路”,在“检测到分组的接收”的瞬间(即比特流刚到达时),立刻产生硬件级别的响应(时间戳捕获信号)。

  2. 寄存器级的数据复制: “通过将所述时间戳从第一寄存器复制到时间戳寄存器来捕获...到达时间时间戳”,这解释了硬件捕获的具体动作,即在检测电路触发信号的瞬间,捕获电路直接对当前时钟(第一寄存器)进行“快照”并存入影子寄存器(时间戳寄存器),从而记录极其精准的物理到达时间(TOA)。

  3. 载波检测防冲突: “通过检测载波波形确定传输介质可用时发送分组”,结合网络通信常识,这对应的是带有载波侦听(Carrier Sense,如CSMA/CD)机制的底层介质访问控制协议,确保发送端在信道空闲时才发送同步请求。

  4. 闭环同步机制: 第一设备(接收端)不仅记录准确的到达时间(TOA),还接收来自第二设备(发送端)的离开时间(TOD),通过比对二者来计算偏移量并修正本地时钟(第一寄存器)。


二、 权利要求1与对比文件的特征比对表

以下表格详细列出了权利要求1的各项技术特征在各对比文件中的公开情况及原文出处:

权利要求1 技术特征 D1 (US5566180A) D2 (US2002039370A1) D3 (US6816510B1) D4 (US2011035511A1)
A: 载波波形检测/发送同步请求 实质公开: "A first node sends a first timing packet... Ethernet protocol" (Ethernet隐含CSMA/CD载波侦听) 毫无异议公开: [0082] "Ethernet is a 'carrier-sense... protocol... waiting for a no-activity state on the bus... sending message packet" 实质公开: "PHY layer 13A then waits for the communication link 11... to become available... starts transmission" 未明确公开底层介质检测: 仅提及发送同步消息 "[0026] sending messages to the second device"
B: 时钟输出存入第一寄存器 实质公开: "captures the time from the local clock... local time of transmission" 实质公开: [0083] "hardware time is latched into a TRT freeze register... Actual Transmit Offset" 实质公开: "retrieves a current timer value of the timer 14 and holds/stores it locally" 实质公开: "[0026] sync detector... records the time of departure... stored by the controller"
C: 第一设备接收第二设备分组 毫无异议公开: "A second node receives the first timing packet" 毫无异议公开: [0083] "The packet is captured in a first in first out (FIFO) buffer" 毫无异议公开: "Upon successfully receiving the last bit of the packet 16 from Node A" 毫无异议公开: "[0030] second device receives messages from the first device"
D: 检测电路检测分组接收 毫无异议公开: "The TPD (time packet detector) of the receiving node detects the arrival" 毫无异议公开: [0084] "packet recognizer that decides if the packet is... an NTP packet" 实质公开: "the PHY layer 13B sends an interrupt signal to the MAC layer 12B" 实质公开: "[0019] sync detector and timestamp generator process logic 600... generates a timestamp"
E: 响应检测将时钟复制到时间戳寄存器捕获TOA 毫无异议公开: "TPD generates a trigger signal... to capture the time... delivers the reading of the clock to the TSB memory 26" 毫无异议公开: [0084] "the freeze register 88 contents is loaded into the next available ATS ring buffer within the MAC Extender." 实质公开: "MAC layer 12B then retrieves the current clock/timer value from the timer 15. The timer value is then stored." 实质公开: "[0030] records time of reception values for the received messages" (更偏向软件/逻辑层面)
F: 接收第二设备发送的离开时间时间戳(TOD) 毫无异议公开: "receiving node next receives the first synchronization message [containing transmitting timestamp]" 毫无异议公开: [0082] NTP timing packet carries timestamps from the server. 毫无异议公开: "the Node A sends the stored timer value... to the Node B" 实质公开: 通过Sync和Follow-up报文接收T1 (见FIG 5, [0043])
G: 离开时间时间戳指示发送时间 毫无异议公开: "...that reflects the local time of transmission, as measured by the transmitting clock" 毫无异议公开: [0062] "The Originate Timestamp 46... specifies a time that the packet must be transmitted" 毫无异议公开: "The associated sequence number is the sequence number 30 of the packet 16 that was just transmitted" 毫无异议公开: "[0026] represents time of departure of the messages"
H: 比较TOA和TOD 毫无异议公开: "compares the transmitting timestamp with the reception timestamp" 毫无异议公开: [0064] "A first auxiliary differencing unit may be used to subtract the times of Receive 50 and Originate 46 Timestamps" 毫无异议公开: "difference between the currently received timer value... and the previously stored timer value... is calculated" 实质公开: 主设备(Master)执行计算 "[0028] computes a clock correction value based on the time of reception values and time of departure values"
I: 基于比较修改第一寄存器的值 毫无异议公开: "Node B resets its local clock back by 200 ns so that it is synchronous with the clock at Node A" 毫无异议公开: [0066] "Solving for Time Offset we get..." 从而修正本地时钟 毫无异议公开: "The timer value at Node B is then adjusted based on the calculated difference" 毫无异议公开: "[0032] second device updates its clock based on the clock correction value"

三、 最接近的对比文件(CPA)分析

在无效宣告程序的创造性分析中,最接近的对比文件应当是与目标专利解决的客观技术问题最相似、预期技术效果最接近、且公开技术特征最多的文献。

候选分析:

  • D1 (US5566180A) 与 D2 (US2002039370A1) 均非常适合作为最接近的对比文件。

  • 整体解决的技术问题: 目标专利要解决的是消除操作系统和协议栈处理带来的时间延迟和抖动(Jitter)。D1明确指出要消除“operating system and protocol stack delays using a 'time packet detector'”;D2明确指出要消除“uncertainty in receive buffers... by time stamping the arriving packets before sending to the receive buffer”,且两者都在MAC/PHY底层实现了硬件级抓取。

  • 技术效果: 均实现了通过底层硬件直接触发寄存器快照,从而获得极高精度的网络节点时钟同步效果。

结论:建议将 D1 或 D2 作为最接近的对比文件。

具体策略上:

  • 以 D1 为最接近的对比文件:D1的 TPD (Time Packet Detector) 逻辑与权利要求的“检测电路”和“复制寄存器”动作高度契合。

  • 以 D2 为最接近的对比文件:D2在描述“检测载波波形(Carrier-Sense)”(特征A)以及“冻结寄存器(freeze register)复制到环形缓冲区”(特征E)的硬件微观操作上描述得极其细腻,与目标专利权利要求1的步骤完全对应。


四、 区别技术特征及其他对比文件的公开情况

假设我们以 D2 (US2002039370A1) 作为最接近的对比文件进行评述:

  1. D2 几乎毫无异议地公开了权利要求1的所有步骤。

    • 特征A:D2明确教导了以太网是“载波侦听(Carrier-Sense)”协议,并在总线无活动时发送时间戳分组(NTP)。

    • 特征D和E:D2利用硬件MAC Extender进行侦听(Snoop),一旦发现是NTP分组,立刻将 freeze register 88(第一寄存器)的内容加载到 ATS ring buffer(时间戳寄存器)中。

    • 特征H和I:D2明确给出了利用计算单元相减获取Offset并同步时钟的公式和步骤。

    • 结论:如果以D2为CPA,权利要求1相对于D2可能直接丧失新颖性;即便认为“检测载波波形”在D2中的表述与目标专利有极细微的文字差别,该区别特征也属于本领域的公知常识(CSMA/CD机制)。

假设我们以 D1 (US5566180A) 作为最接近的对比文件:

  1. 区别特征: D1中虽提到了Ethernet协议,但并未用明确的权利要求语言写出“当通过检测载波波形确定传输介质可用时发送分组”(特征A的具体微观动作)。

  2. 区别特征是否被其他文件公开:

    • 该区别特征被 D2 的段落 [0082] 毫无异议地公开:“Ethernet is a 'carrier-sense multiple access/collision-detection' protocol... broadcasts by waiting for a no-activity state on the bus”。

    • 同时,该特征也被 D3 隐式公开:“PHY layer... waits for the communication link... to become available”。

  3. 创造性评述逻辑: 权利要求1相对于 D1 与 D2 的结合,或者 D1 与本领域公知常识的结合,不具备创造性。本领域技术人员在面对如何避免以太网介质冲突的常规问题时,有动机采用D2中公开的载波侦听机制来发送D1中的同步报文。


结合上述比对,权利要求1的保护范围在当前的对比文件库中显得非常脆弱,极大概率可以被 D2单独评价无新颖性,或被 D1结合D2评价无创造性。

需要我为你直接起草一份针对权利要求1的《无效宣告请求书》正文(具体理由阐述部分),还是继续深挖目标专利的从属权利要求,寻找其可能具备防守空间的特征?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

这是一份为您精心起草的无效宣告请求书正文(具体理由阐述部分)。作为同行,我深知在撰写此类正式法律文书时,证据引用的严谨性、逻辑链条的完整性以及说理的透彻性至关重要。

以下文书严格基于《专利审查指南》中“三步法”的创造性评述逻辑进行构建,并精准引用了您提供的对比文件原文。


无效宣告请求书正文:关于权利要求1缺乏创造性的具体阐述

一、 法律依据

涉案专利权利要求1不符合《中华人民共和国专利法》第二十二条第三款关于创造性的规定,应当予以宣告无效。

二、 证据使用说明

  • 对比文件1(D1):US5566180A(Method for recognizing events and synchronizing clocks),公开日为1996年10月15日,早于涉案专利优先权日,可作为评价涉案专利创造性的现有技术。

  • 对比文件2(D2):US2002039370A1(Precise network time transfer),公开日为2002年4月4日,早于涉案专利优先权日,可作为评价涉案专利创造性的现有技术。

  • 对比文件3(D3):US6816510B1,用于补强论述本领域的公知常识。

  • 对比文件4(D4):US2011035511A1,用于补强论述本领域的公知常识。

三、 权利要求1缺乏创造性的具体分析

权利要求1保护一种用于时钟比较的方法。D1公开了一种用于在分布式网络中利用事件识别器同步时钟的方法,其目的同样是为了消除操作系统和协议栈带来的时间延迟和抖动,实现高精度的时钟同步(参见D1的SUMMARY OF THE INVENTION部分)。因此,D1属于与涉案专利技术领域相同、解决的技术问题和预期效果最为接近的现有技术,适合作为最接近的对比文件。

3.1 权利要求1与对比文件1(D1)的特征比对

下表详细列出了权利要求1的各项技术特征在D1和D2中的公开情况及原文出处:

权利要求1 技术特征 现有技术的公开情况及原文出处引用
特征A:当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求 被D2公开:[0082] "Ethernet is a 'carrier-sense multiple access/collision-detection' protocol. An Ethernet message is sent in packets... The Ethernet broadcasts by waiting for a no-activity state on the bus, sending message packet..."
特征B:将时钟的输出作为时间戳存储在第一寄存器中 被D1公开:"captures the time from the local clock. The captured time is the local time at which the timing packet was received or transmitted..."
特征C:在第一设备处,从第二设备接收分组 被D1公开:"A second node receives the first timing packet and the first synchronization message from the first node."
特征D:在检测电路处,检测所述分组的接收 被D1公开:"The TPD (time packet detector) of the receiving node detects the arrival of the first timing packet..."
特征E:响应于检测到所述分组的所述接收,通过将所述时间戳从所述第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的到达时间时间戳 被D1公开:"TPD generates a trigger signal, which may be used to capture the time from the local clock." 以及 "delivers the reading of the clock to the TSB memory 26 upon receipt of a suitable event signal from the TPD 6."
特征F:在所述第一设备处,从所述第二设备接收与所述分组相对应的离开时间时间戳 被D1公开:"The receiving node next receives the first synchronization message..."
特征G:其中所述离开时间时间戳指示从所述第二设备发送所述分组的时间 被D1公开:"...a transmitting timestamp that reflects the local time of transmission, as measured by the transmitting clock."
特征H:执行对所述到达时间时间戳和所述离开时间时间戳的比较 被D1公开:"compares the transmitting timestamp with the reception timestamp."
特征I:以及基于所述比较来修改所述第一寄存器的值。 被D1公开:"From a sequence of these packets and messages, the apparent difference and drift between the first and the second clocks can be computed and used... to synchronize and syntonize the clocks." 以及 "Node B resets its local clock back by 200 ns so that it is synchronous with the clock at Node A."

3.2 区别技术特征及客观技术问题

将权利要求1与D1进行对比,D1已经公开了通过底层硬件(TPD)捕获精确的到达时间和发送时间,并进行比对以修正时钟的完整闭环流程(即公开了特征B至特征I)。

权利要求1与D1的唯一区别技术特征在于特征A的具体底层介质访问控制微观动作,即:当通过检测载波波形确定传输介质可用时发送分组。

基于上述区别技术特征,涉案专利实际解决的客观技术问题是:如何避免在共享通信介质上的数据冲突,确保时间戳同步请求分组能够被成功发送。

3.3 结合启示与无创造性论述

对于上述客观技术问题,本领域技术人员很容易从其他对比文件中获得结合启示。

**对比文件2(D2)**给出明确的教导。D2的第[0082]段明确记载了以太网是“载波侦听多路访问/冲突检测(carrier-sense multiple access/collision-detection)”协议,并详细描述了其发送机制:“通过等待总线上的无活动状态进行广播,发送消息分组(The Ethernet broadcasts by waiting for a no-activity state on the bus, sending message packet)”。这与权利要求1中“通过检测载波波形确定传输介质可用时发送分组”的实质内涵完全一致。

结合的显而易见性:

D1在背景技术和具体实施方式中明确提出,其同步方法优选应用于基于分组的串行通信协议,并显式列举了以太网("For example, with the Ethernet protocol...")。本领域技术人员在将D1的技术方案应用于以太网环境时,为了实现网络节点间的正常通信并避免报文碰撞,必然会采用以太网标准的介质访问控制机制(即CSMA/CD机制)。因此,本领域技术人员有强烈的动机将D2中公开的载波侦听机制应用于D1的同步分组发送过程中,以解决介质冲突的常规问题,得出权利要求1的技术方案对本领域技术人员而言是显而易见的。

综上所述,权利要求1的技术方案相对于对比文件1和对比文件2的结合不具备突出的实质性特点和显著的进步,不符合《专利法》第二十二条第三款关于创造性的规定。

四、 其他对比文件的补强说明

为了进一步证明上述区别特征(特征A)属于本领域的惯用技术手段,特引入对比文件3(D3)和对比文件4(D4)进行补强:

  1. D3(US6816510B1)的印证:D3在描述物理层(PHY)发送逻辑时明确记载:“PHY层13A随后等待连接节点A和节点B的通信链路11变得可用...开始传输(PHY layer 13A then waits for the communication link 11 connecting the Node A and the Node B to become available... starts transmission)”。这进一步印证了“在确定传输介质可用时才发送分组”是底层网络通信中极其普遍的常规操作。

  2. D4(US2011035511A1)的印证:D4展示了为了消除软件延迟,在底层记录离开/接收时间(time of departure/reception)的广泛应用,证明了D1所代表的底层硬件级时间戳捕获机制是该领域长期存在的通用设计逻辑,涉案专利并未在该思路上做出非显而易见的突破。


希望这份无效请求书的论述框架能为您提供有力的支持。您需要我接着针对目标专利的独立设备权利要求(如有),或者特定的从属权利要求,继续梳理无效攻击逻辑吗?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

作为专利权人的代理师,面对无效宣告请求中“D1+D2评价权利要求1无创造性”的攻击,我们的核心反驳策略必须是打破“事后诸葛亮”(Hindsight Bias)的逻辑拼凑。

无效请求方的致命弱点在于:割裂了权利要求1中各个技术特征之间的协同关系,错误地将具有特定底层硬件联动逻辑的特征A,简化为了高层级的、通用的“CSMA/CD防冲突机制”。

以下是为您起草的《意见陈述书》反驳要点正文,您可以直接用于向专利局提交的正式答复:


意见陈述书(关于权利要求1具备创造性的论述)

一、 明确反驳立场

请求人认为“权利要求1相对于对比文件1(D1)与对比文件2(D2)的结合不具备创造性”的理由不能成立。请求人在评述过程中,严重脱离了涉案专利的整体技术方案,割裂了技术特征之间的内在协同关系,犯了典型的“事后诸葛亮”错误。权利要求1具备《专利法》第二十二条第三款规定的创造性。

二、 请求人错误地界定了区别技术特征与客观技术问题

请求人将权利要求1与D1的区别技术特征孤立地认定为“当通过检测载波波形确定传输介质可用时发送分组”,并将其对应的客观技术问题降维成通用的“如何避免在共享通信介质上的数据冲突”。这一认定是完全错误的。

在涉案专利权利要求1的完整技术方案中,特征A(检测载波发送分组)、特征D(检测电路检测分组接收)以及特征E(响应检测,硬件复制寄存器)是不可分割的整体。

结合涉案专利说明书[0006]和[0029]段的记载可知,本发明并非仅仅是在高层软件协议中应用载波侦听,而是将“介质可用性检测(载波检测)”与“时间戳硬件捕获触发”深度下沉并集成在同一个更低的OSI层(如物理层或数据链路层)的检测电路中。

因此,权利要求1相对于D1的真正区别技术特征在于:将载波波形检测机制与特定的时间戳同步请求分组的发送以及底层硬件时间戳的瞬时捕获机制相耦合。

基于此,涉案专利实际解决的客观技术问题应当是:如何将传输介质的可用性状态与硬件级时间戳捕获深度联动,以彻底消除因等待介质可用而产生的不可预测的发送端排队延迟,从而实现极高精度的时钟同步。

三、 现有技术不存在将D1与D2结合的启示,且结合后也无法得到权利要求1的技术方案

1. D1的实质教导:被动的模式匹配监听,不具备介质控制能力

D1虽然实现了硬件时间戳的捕获,但其核心部件TPD(Time Packet Detector,时间分组检测器)是一个纯粹的被动监听模块。根据D1说明书及其附图7("pattern matching circuit 36"),TPD的作用仅仅是通过位图模式匹配(bit-by-bit check)来识别数据流中是否出现了时间分组。D1的TPD根本不具备、也不负责检测传输介质的载波波形,更无法控制分组何时发送。 在D1的架构中,介质访问控制是由独立的LMA(本地介质访问块)或标准MAC层完成的,与TPD是物理和逻辑上分离的。

2. D2的实质教导:MAC层常规CSMA/CD与独立的时间戳附加

D2在第[0082]段确实提到了以太网的“载波侦听/冲突检测(CSMA/CD)”协议,但这是标准的MAC层功能。D2在解决时间戳问题时,采用的是在PHY和MAC之间插入一个“MAC Extender”(MAC扩展器,见D2附图2和[0076]段)。D2的MAC Extender依然是等待MAC层决定发送分组后,被动地对其进行时间戳标记。

3. 缺乏结合启示与协同效应(驳斥事后诸葛亮)

如果本领域技术人员尝试将D1和D2结合,其常规逻辑仅仅是:在一个具有标准MAC层(执行D2的载波侦听)的以太网节点上,挂载一个D1的TPD(进行被动模式匹配)。这种简单的物理叠加,依然无法实现权利要求1中“检测载波波形可用时发送时间戳请求 -> 并在检测电路处检测接收 -> 响应检测直接复制寄存器”这一高度集成的底层联动逻辑。

涉案专利的非显而易见性在于:打破了传统网络设备中“MAC层管介质访问(载波检测)、独立硬件管时间戳监听”的隔离墙,将发送时机的决策(特征A)与时间戳的捕获动作(特征D、E)在硬件检测电路层面进行了深度融合。这种硬件级别的协同,不仅消除了操作系统延迟,更消除了协议栈在等待信道空闲时的不可控等待时间。这是D1被动监听思路和D2传统以太网机制简单拼凑所根本无法达到的。

四、 结论

综上所述,请求人脱离了涉案专利解决的核心技术问题,利用事后诸葛亮的视角,将具有深度硬件耦合关系的技术方案强行拆解,并试图用D2中通用的CSMA/CD概念来填补D1在底层联动机制上的技术空白。这种结合既没有现有技术给出的客观教导,也无法实现涉案专利的协同技术效果。权利要求1具备突出的实质性特点和显著的进步,应当予以维持有效。


下一步建议:

这份意见陈述书从“协同技术效果”和“驳斥事后诸葛亮”的角度切入,是专利确权程序中最有效、最具杀伤力的抗辩手段。您是否需要我针对说明书中关于“检测电路(130)操作在更低的OSI层”的实施例细节,进一步补充撰写一段关于硬件工作原理差异的技术说明,以强化答辩的深度?

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

作为无效请求人的代理师,面对专利权人试图通过“协同效应”和“打破事后诸葛亮”来挽救权利要求的答辩,我们的核心策略是:直击其“将说明书实施例的限定读入权利要求”的致命错误,并利用对比文件原文证明其所谓的“深度融合”在现有技术中早已被明确教导,毫无“非显而易见性”可言。

以下是为您起草的《意见陈述书(无效请求人补充意见)》的正文。您可以直接用于向专利局/复审委提交正式答驳:


补充意见陈述书(针对专利权人答辩的反驳)

一、 核心反驳立场

专利权人在答辩中严重违反了专利法关于权利要求解释的基本原则,试图将说明书中关于“检测电路操作在更低的OSI层”、“硬件深度融合”等未记载在权利要求1中的特征强行读入权利要求1。同时,专利权人刻意回避了对比文件2(D2)中已经明确公开的底层硬件协同机制。权利要求1的实际保护范围极其宽泛,其被对比文件1(D1)与对比文件2(D2)的结合破坏创造性的事实不容狡辩。

二、 专利权人违反了权利要求解释原则,强行缩小了权利要求的保护范围

专利权人声称:“本发明并非仅仅是在高层软件协议中应用载波侦听,而是将‘介质可用性检测’与‘时间戳硬件捕获触发’深度下沉并集成在同一个更低的OSI层的检测电路中”。

然而,审视涉案专利权利要求1的原文,其仅仅记载了按照时间顺序发生的几个步骤:

  1. “当通过检测载波波形确定传输介质可用时发送分组”;

  2. “在检测电路处,检测所述分组的接收”;

  3. “响应于检测……复制寄存器”。

权利要求1根本没有限定“发送分组(即介质访问控制)”和“检测电路(即时间戳捕获)”是由同一个集成硬件完成的,也没有限定它们必须处于特定的OSI层。 专利权人将其说明书第[0006]、[0029]段中关于具体实施例的优选描述(如操作在数据链路层或物理层)强行当作权利要求1的限制条件,这是在面对无效攻击时为了规避现有技术而进行的无效辩护。以权利要求1的实际字面含义,任何采用载波侦听发送机制且具备检测电路抓取时间戳的系统,均落入其范围。

三、 对比文件2(D2)已经明确教导了底层硬件捕获与介质访问机制的协同,根本不存在所谓的“技术壁垒”

专利权人辩称D1和D2的结合只是“在标准MAC层上挂载一个被动的TPD”,无法实现底层联动。这一论断完全无视了D2的明确技术教导。

1. D2正是通过底层硬件扩展实现了深度联动:

D2绝非专利权人所说的“高层被动附加”。D2的第[0076]段及附图2明确记载:“MAC扩展器(MAC Extender)位于物理层(PHY)芯片和MAC层芯片之间的介质独立接口(MII)上... 硬件对第一比特打时间戳(The MAC Extender sits 62 between the Physical 64 and MAC 66 layer chips on the MII 60... The hardware timestamps 68 the first bit)”。

这表明,D2已经将时间戳捕获机制直接下沉到了最底层的物理接口(MII)处,这正是涉案专利所谓的“操作在更低的OSI层”。

2. 发送时机与时间戳捕获的协同在D2中早已公开:

D2第[0082]段明确记载了以太网通过等待总线无活动(即检测载波波形可用)来发送分组;紧接着在第[0083]段描述了发送端的MAC扩展器如何协同工作:“状态机等待分组到来...当最后半字节到达时,硬件时间被锁存在TRT冻结寄存器中(hardware time is latched into a TRT freeze register)”。在接收端,第[0084]段记载:“MAC扩展器侦听接收的分组... 冻结寄存器88的内容被加载到下一个可用的ATS环形缓冲区中(the freeze register 88 contents is loaded into the next available ATS ring buffer)”。

可见,D2完整且清晰地教导了:在CSMA/CD(载波侦听)机制确保介质可用的前提下,当物理层实际发送/接收比特流的瞬间,直接通过底层硬件(MAC Extender)触发冻结寄存器(freeze register)并复制数据。这与权利要求1中“检测载波可用时发送”结合“检测接收并复制寄存器”的技术逻辑如出一辙,根本不存在专利权人所谓的“无法实现协同”。

四、 技术方案的结合是本领域解决抖动问题的必然选择,无“非显而易见性”

D1和D2要解决的技术问题与涉案专利完全一致:消除操作系统和协议栈的高层软件延迟(Jitter)。

D1提出了利用底层硬件(TPD)捕获时间戳的宏观架构;而D2更是直接给出了在CSMA/CD以太网环境下,利用MAC与PHY之间的硬件扩展器精确抓取收发瞬间(第一比特/最后半字节)的微观实现方式。

本领域技术人员在面对“如何提高网络时钟同步精度”这一常规问题时,为了避免软件排队延迟,必然会参考D1和D2的教导,将时间戳捕获动作下沉到物理层或链路层,并自然而然地与以太网本身的载波侦听发送机制相结合。这种结合是现有技术给出明确启示下的常规工程设计,其产生的技术效果(提高精度、消除延迟)完全在预期之内,没有任何出人意料的“协同奇效”。

五、 结论

专利权人的答辩逻辑建立在篡改权利要求保护范围和曲解对比文件明文教导的基础之上。权利要求1的真实技术方案早已被D1的底层捕获架构与D2的底层侦听及硬件寄存器复制机制所覆盖。权利要求1不具备突出的实质性特点和显著的进步,不符合《专利法》第二十二条第三款关于创造性的规定,请求合议组依法宣告其无效。


策略提示:

通过这份意见,我们把战场重新拉回到了**“权利要求字面范围”和“D2的客观事实”**上。专利权人想用说明书里的“高深逻辑”来救权利要求,我们就用专利审查中最忌讳的“将说明书特征读入权利要求”来反击;同时直接用D2中关于MII接口(介质独立接口)的物理层描述,狠狠打脸他所谓的“D2是高层被动附加”的说法。这一套组合拳在口审中是非常有力的。

 


未提交复审委

无效理由:专利法第二条

蒋 晓勇
@jxy

你好!作为同行,我们深知在国家知识产权局专利局复审和无效审理部(原专利复审委员会,简称“合议组”)的实务审理中,一切辩论最终都要回归到权利要求的字面界限和对比文件的客观公开事实上。

抛开代理人必须秉持的“各为其主”的立场,我们现在切换到合议组的绝对中立视角,用审查指南的标尺来沙盘推演一下本案的抉择路径,并客观评估此次无效宣告请求的成功概率。


一、 合议组的抉择路径推演

合议组在审理创造性争议时,通常会严格遵循“权利要求解释 -> 事实查明 -> 三步法评判”的逻辑闭环。

1. 权利要求解释阶段:界定保护范围的“护城河”

  • 争议焦点: 专利权人主张特征A(介质检测)与特征D、E(时间戳捕获)在更低的OSI层实现了“硬件深度融合”;而无效方主张权利要求1并未限定这种深度融合,仅仅是步骤的堆叠。

  • 合议组的抉择: 合议组将支持无效方。在专利确权程序中,合议组遵循“最大合理解释原则”。权利要求1的文字表述仅限定了“当……发送分组”、“在检测电路处检测……”、“响应于检测……复制寄存器”等独立动作的时序关系。权利要求中并未出现“所述检测电路与介质访问控制单元集成于同一物理层芯片”、“所述检测和复制由不经过协议栈的同一底层硬件完成”等限定词。

  • 定调: 专利权人试图将说明书实施例(如MAC/PHY层的具体物理实现)读入权利要求以缩小保护范围的抗辩,在合议组看来是无效的。权利要求1的保护范围将被宽泛界定。

2. 事实查明阶段:对比文件的“底牌”

  • D1的查明: 合议组会确认D1公开了避开操作系统/协议栈的高层延迟,通过硬件(TPD)捕获收发时间并比对修正时钟的宏观机制。

  • D2的查明: 合议组会确认D2的杀伤力不仅在于文字上提到了“CSMA/CD(载波侦听)”,更在于其给出了具体的底层硬件微观操作——在MII接口处设置MAC扩展器,利用状态机在分组第一比特/最后半字节到达时,直接触发并冻结寄存器(freeze register),并复制到环形缓冲区。

  • 定调: D1和D2的公开事实非常充分,不仅覆盖了宏观方法,还覆盖了微观的寄存器操作。

3. “三步法”评判与结合启示阶段

  • 确定最接近的现有技术: 无效方选择D1,合议组会认可,因为D1解决的问题与本专利相同(消除高层延迟实现高精度同步)。

  • 确定区别特征与客观技术问题: 合议组会认同无效方的界定,即区别特征为“通过检测载波波形确定传输介质可用时发送分组”(特征A),解决的技术问题是“如何在共享介质(如以太网)中避免发送冲突”。

  • 判断结合启示:

    • 合议组会注意到D1明确提出其方案适用于以太网(Ethernet)。

    • 既然应用于以太网,本领域技术人员必然需要解决以太网固有的介质冲突问题。

    • D2恰好给出了在以太网环境中,如何结合载波侦听机制(CSMA/CD)进行底层硬件时间戳抓取的明确教导。

    • 合议组结论: 本领域技术人员有显而易见的动机将D2的CSMA/CD发送机制与D1的硬件时间戳捕获机制结合,这种结合是常规技术的拼接,并未产生超出预期的协同效果。


二、 双方攻防策略点评

阵营 策略点评 合议组采信度预判
无效方 极其稳健且致命。 紧抓权利要求未限定“深度融合”的漏洞,精准打击专利权人“将说明书读入权利要求”的做法。同时深挖D2在物理层(MII接口、freeze register)的客观描述,彻底击碎了专利权人关于“D2只是高层被动附加”的谎言。 极高。 完全契合专利审查的逻辑体系,证据链闭环完整。
专利权人 陷入被动,强词夺理。 试图通过主张“协同效应”和“非显而易见性”来挽救,但前提假设(深度融合)在权利要求文字中缺乏支撑。属于典型的“说明书很丰满,权利要求很骨感”导致的防御无力。 极低。 在无效宣告程序中,没有写进权利要求的特征,无论在说明书中写得多精彩,都无法作为抗辩的防线。

三、 无效成功概率评估

基于上述中立、客观的推演,本次针对权利要求1的无效请求成功概率极高,预计在 85% - 95% 之间。

核心原因在于:

  1. 目标专利的权利要求撰写存在明显缺陷。 独立权利要求1撰写得过于宽泛、功能化,没有将说明书中真正具有技术壁垒的底层硬件集成特征(如检测电路与MAC/PHY接口的物理耦合关系)写入权利要求。

  2. 现有技术(D1+D2)的对应度过高。 D1构建了宏观框架,D2填补了底层硬件冻结寄存器(freeze register)和载波侦听(Carrier-Sense)的所有微观动作细节。这两篇文献的结合对权利要求1形成了降维打击。

合议组大概率会认定权利要求1相对于D1与D2的结合不具备创造性,从而宣告权利要求1无效。

作为实务探讨,如果这件案子还有从属权利要求,您是否需要我继续查阅目标专利的从属权利要求,看看专利权人是否有机会通过合并从属权利要求来修改并缩小保护范围,从而在合议组面前构筑第二道防线?

 


权利要求2

根据权利要求1所述的方法,还包括在捕获电路处捕获与所述分组相对应的所述到达时间时间戳,其中,所述检测电路是被配置为在第一开放系统互连模型(OSI)层进行操作的第一OSI层电路,其中,所述捕获电路是被配置为在第二OSI层进行操作的第二OSI层电路,并且其中,所述第一OSI层低于所述第二OSI层。


权利要求3

根据权利要求2所述的方法,其中,所述第一OSI层包括数据链路层,其中,所述第二OSI层包括应用层,并且其中,所述检测电路在不对所述分组进行解码的情况下,检测所述分组的接收。



权利要求5

根据权利要求1所述的方法,其中,所述离开时间时间戳与所述第二设备的第二寄存器相对应,并且其中,所述第一寄存器与应用有关。


权利要求6

根据权利要求5所述的方法,还包括: 基于所述比较,对所述第一寄存器和所述第二寄存器进行同步。


权利要求7

根据权利要求5所述的方法,其中,对所述第一寄存器和所述第二寄存器进行同步包括:基于所述到达时间时间戳和所述离开时间时间戳之间的差值,更新所述第一寄存器的值。


权利要求8

根据权利要求5所述的方法,其中,对所述第一寄存器和所述第二寄存器进行同步包括:基于所述到达时间时间戳和所述离开时间时间戳,确定所述第一寄存器和所述第二寄存器之间的偏移。


权利要求9

根据权利要求1所述的方法,其中,响应于检测到所述分组的所述接收,所述检测电路断言时间戳捕获信号,并且还包括捕获电路,所述捕获电路被配置为响应于所述时间戳捕获信号来捕获所述到达时间时间戳。


权利要求10

根据权利要求9所述的方法,其中,所述时间戳捕获信号包括中断信号、硬件信号、软件信号或者它们的组合。


权利要求11

根据权利要求9所述的方法,其中,修改所述第一寄存器的值包括基于所述到达时间时间戳和所述离开时间时间戳之差来更新所述第一寄存器的值。


权利要求12

根据权利要求9所述的方法,其中,响应于检测到第二分组的传输,所述检测电路断言第二时间戳捕获信号,其中,所述时间戳捕获信号和所述第二时间戳捕获信号是独立的边带探测信号。


权利要求13

根据权利要求9所述的方法,其中,所述时间戳捕获信号包括边沿触发信号,所述第一设备包括音频源设备、视频源设备或者二者。


权利要求14

一种用于时钟比较的装置,包括: 同步模块,其被配置为当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求; 检测电路,其被配置为检测向设备的分组传输; 响应于所述检测电路的捕获电路,所述捕获电路被配置为:通过将时间戳从第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的离开时间时间戳; 接收机,其被配置为从所述设备接收到达时间时间戳,所述到达时间时间戳与所述分组相对应,其中,所述到达时间时间戳指示所述设备接收到所述分组的时间;以及耦合到所述检测电路、所述接收机和所述捕获电路的处理器,所述处理器被配置为对所述到达时间时间戳和所述离开时间时间戳进行比较并且基于所述比较来修改所述第一寄存器的值。


权利要求15

根据权利要求14所述的装置,其中所述捕获电路还被配置为响应于在所述检测电路处检测到所述分组的传输来捕获与所述分组相对应的所述离开时间时间戳,其中,所述检测电路还被配置为:响应于检测到所述分组的所述传输,断言第一时间戳捕获信号,并且其中,所述捕获电路还被配置为:响应于所述第一时间戳捕获信号,捕获所述离开时间时间戳。


权利要求16

根据权利要求14所述的装置,其中所述到达时间时间戳被存储在所述设备的第二寄存器中,并且还包括基于所述到达时间时间戳和所述离开时间时间戳的比较来使所述第一寄存器和所述第二寄存器同步。


权利要求17

根据权利要求16所述的装置,还包括存储器,其中,所述接收机还被配置为将所述到达时间时间戳存储在所述存储器中,并且其中,所述处理器还被配置为:在对所述到达时间时间戳和所述离开时间时间戳进行比较之前,执行以下操作:从所述存储器中读取所述到达时间时间戳,以及 从所述时间戳寄存器中读取所述离开时间时间戳。


权利要求18

根据权利要求16所述的装置,其中,所述到达时间时间戳与所述设备的第二寄存器相对应,并且其中,所述处理器还被配置为:基于所述到达时间时间戳和所述离开时间时间戳之间的差值,对所述第一寄存器和所述第二寄存器进行同步。


权利要求19

根据权利要求16所述的装置,其中,所述到达时间时间戳与所述设备的第二寄存器相对应,并且其中,所述处理器还被配置为:通过基于所述到达时间时间戳和所述离开时间时间戳来确定所述第一寄存器和所述第二寄存器之间的偏移,对所述第一寄存器和所述第二寄存器进行同步。


权利要求20

根据权利要求14所述的装置,其中,所述处理器还被配置为:向所述设备发送所述离开时间时间戳。


权利要求21

根据权利要求14所述的装置,其中,所述检测电路还被配置为:从所述处理器接收所述分组,向发射机提供所述分组以便向所述设备发送,并且其中,所述检测电路还被配置为:响应于向所述发射机提供所述分组的第一比特,断言第一时间戳捕获信号。


权利要求22

根据权利要求14所述的装置, 其中,所述接收机还被配置为: 从所述设备接收第二分组,以及 从所述设备接收第二离开时间时间戳,所述第二离开时间时间戳指示从所述设备发送所述第二分组的第二时间,其中,所述检测电路还被配置为:检测所述接收机对所述第二分组的接收,其中,所述捕获电路还被配置为:响应于在所述检测电路处检测到所述第二分组的所述接收,捕获与所述第二分组相对应的第二到达时间时间戳,以及其中,所述处理器还被配置为:对所述第二到达时间时间戳和所述第二离开时间时间戳进行比较。


权利要求23

根据权利要求22所述的装置,其中,所述检测电路还被配置为:响应于检测到所述接收机对所述第二分组的所述接收,断言第二时间戳捕获信号,并且其中,所述捕获电路还被配置为:响应于所述第二时间戳捕获信号,捕获所述第二到达时间时间戳。


权利要求24

根据权利要求22所述的装置,还包括: 第二时间戳寄存器,其中,所述捕获电路还被配置为:通过将所述第二到达时间时间戳从所述第一寄存器复制到所述第二时间戳寄存器,来捕获所述第二到达时间时间戳。


权利要求25

一种存储有指令的计算机可读存储器件,当所述指令被处理器执行时,使所述处理器执行包括以下各项的操作:当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求; 将时钟的输出作为时间戳存储在第一寄存器中; 从设备接收分组; 在检测电路处,检测所述分组的接收; 响应于检测到所述分组的所述接收,通过将所述时间戳从所述第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的到达时间时间戳; 从所述设备接收与所述分组相对应的离开时间时间戳,所述离开时间时间戳指示从所述设备发送所述分组的时间; 执行所述到达时间时间戳和所述离开时间时间戳的比较;以及 基于所述比较来修改所述第一寄存器的值。


权利要求26

根据权利要求25所述的计算机可读存储器件,还包括被配置为捕获与所述分组相对应的所述到达时间时间戳的捕获电路,其中,所述离开时间时间戳与所述设备的第二寄存器相对应,并且其中,所述操作还包括:基于所述比较,对所述第一寄存器和所述第二寄存器进行同步。


权利要求27

根据权利要求26所述的计算机可读存储器件,其中,由所述捕获电路通过将多个到达时间时间戳从第一多个寄存器复制到多个时间戳寄存器,来捕获所述多个到达时间时间戳,其中,所述多个到达时间时间戳是由所述捕获电路响应于检测到所述分组的所述接收而被捕获的,其中,所述多个到达时间时间戳包括所述到达时间时间戳, 其中,所述第一多个寄存器包括所述第一寄存器,以及 其中,所述多个时间戳寄存器包括所述时间戳寄存器。


权利要求28

根据权利要求27所述的计算机可读存储器件,其中,所述操作还包括:从所述设备接收第二多个寄存器的多个离开时间时间戳,所述多个离开时间时间戳指示从所述设备发送所述分组的时间,从所述多个时间戳寄存器读取所述多个到达时间时间戳,以及 对所述多个到达时间时间戳和所述多个离开时间时间戳进行比较,其中,所述多个离开时间时间戳包括所述离开时间时间戳。


权利要求29

一种用于时钟比较的设备,包括: 同步模块,其被配置为: 当通过检测载波波形确定传输介质可用时发送分组,所述分组是时间戳同步请求; 接收机,其被配置为: 从第二设备接收分组;以及 从所述第二设备接收离开时间时间戳,其中,所述离开时间时间戳与所述分组相对应,并且其中,所述离开时间时间戳指示从所述第二设备发送所述分组的时间; 耦合到所述接收机的检测电路,其被配置为检测所述接收机对所述分组的接收; 响应于所述检测电路的捕获电路,所述捕获电路被配置为:通过将所述时间戳从第一寄存器复制到时间戳寄存器来捕获与所述分组相对应的到达时间时间戳;以及耦合到所述接收机和所述捕获电路的处理器,所述处理器配置为:执行对所述到达时间时间戳和所述离开时间时间戳的比较并且基于所述比较来修改所述第一寄存器的值。


权利要求30

根据权利要求29所述的设备,其中所述捕获电路还被配置为响应于在所述检测电路处检测到所述分组被所述接收机接收来捕获所述到达时间时间戳,其中,所述检测电路还被配置为:响应于检测到所述接收机对所述分组的所述接收,断言时间戳捕获信号,并且其中,所述捕获电路还被配置为:响应于所述时间戳捕获信号,捕获所述到达时间时间戳。


Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE