非显而易见杯

专利无效挑战赛

目标专利:383同时多维字可寻址存储器架构

专利公开号:CN101689396B

专利权人:高通股份有限公司

无效请求书提交日期:2026年


上一项目 下一项目

非显而易见性评估仅供参考,不构成法律建议。



权利要求列表点击可跳转

序号 权利要求内容

1

一种N维可寻址存储器,其包括:N维位单元阵列; 经配置以使用N维寻址来寻址每一位单元的逻辑,其中N至少为二,且其中所述位单元阵列可通过N个正交地址空间来寻址;以及N个同时存取通道,其中每一存取通道包含:数据字输入端口; 数据字地址端口; 数据字输出端口;以及 控制端口,其中每一存取通道经配置以存取来自所述N维位单元阵列的每一可寻址字集合,并且其中所述可寻址字集合各个可寻址字集合与其他可寻址字集合正交,其中每一正交地址空间具有基于所述数据字输入端口的位宽度或所述数据字输出端口的位宽度的位宽度。

2

根据权利要求1所述的存储器,其中所述经配置以寻址每一位单元的逻辑进一步包括:N个地址解码器;以及 N个字选择多路复用器。

3

根据权利要求2所述的存储器,其中每一地址解码器经配置以接收一数据字地址,以及一存取控制信号。

4

根据权利要求1所述的存储器,其进一步包括:经配置以输入用于每一N维度的数据的逻辑;以及经配置以输出用于每一N维度的数据的逻辑。

5

根据权利要求4所述的存储器,其中所述经配置以输入用于每一N维度的数据的逻辑包含数据字输入端口。

6

根据权利要求4所述的存储器,其中所述经配置以输出用于每一N维度的数据的逻辑包含读出放大器。

7

根据权利要求1所述的存储器,其中每一正交地址空间具有不同位宽度。

8

根据权利要求1所述的存储器,其中每一位单元包括:一个位存储元件; N个字线;以及 N个位线,其中N至少为二。

9

根据权利要求8所述的存储器,其中所述位单元为静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)的一部分。

10

根据权利要求8所述的存储器,其中所述N个位线中的每一者包括:第一线,其耦合到所述存储元件;以及第二线,其耦合到所述存储元件,其中位值由所述第一线与所述第二线之间的差值决定。

11

根据权利要求10所述的存储器,其中所述N个字线中的每一者包括:第一线,其耦合到第一装置,所述第一装置经配置以将所述位线的所述第一线耦合到所述存储元件;以及第二线,其耦合到第二装置,所述第二装置经配置以将所述位线的所述第二线耦合到所述存储元件。

12

根据权利要求8所述的存储器,其中所述N个字线中的每一者耦合到一装置,所述装置经配置以在所述字线被激活时将来自所述N个位线的对应位线耦合到所述存储元件。

13

一种存取根据权利要求1所述的存储器的方法,其包括:将用于每一可寻址字集合(i)的位宽度(i)确定为每维度每向量的元素数目;以及将用于寻址每一可寻址字集合的地址位宽度确定为:Addr(i)位宽度=log2(总的所存储元素/位宽度(i))。

14

根据权利要求13所述的方法,其中第一可寻址字集合具有与第二可寻址字集合的位宽度不同的位宽度。

15

根据权利要求13所述的方法,其中第一可寻址字集合具有与第二可寻址字集合的位宽度相同的位宽度。

16

根据权利要求13所述的方法,其进一步包括:将输入序列写入到第一可寻址字集合;以及从第二可寻址字集合读取输出序列。

17

根据权利要求16所述的方法,其中将所述输入序列写入到第一缓冲器,且其中从第二缓冲器读出输出序列。


对比文件列表

编号 名称

权利要求1

一种N维可寻址存储器,其包括:N维位单元阵列; 经配置以使用N维寻址来寻址每一位单元的逻辑,其中N至少为二,且其中所述位单元阵列可通过N个正交地址空间来寻址;以及N个同时存取通道,其中每一存取通道包含:数据字输入端口; 数据字地址端口; 数据字输出端口;以及 控制端口,其中每一存取通道经配置以存取来自所述N维位单元阵列的每一可寻址字集合,并且其中所述可寻址字集合各个可寻址字集合与其他可寻址字集合正交,其中每一正交地址空间具有基于所述数据字输入端口的位宽度或所述数据字输出端口的位宽度的位宽度。


权利要求2

根据权利要求1所述的存储器,其中所述经配置以寻址每一位单元的逻辑进一步包括:N个地址解码器;以及 N个字选择多路复用器。


权利要求3

根据权利要求2所述的存储器,其中每一地址解码器经配置以接收一数据字地址,以及一存取控制信号。


权利要求4

根据权利要求1所述的存储器,其进一步包括:经配置以输入用于每一N维度的数据的逻辑;以及经配置以输出用于每一N维度的数据的逻辑。


权利要求5

根据权利要求4所述的存储器,其中所述经配置以输入用于每一N维度的数据的逻辑包含数据字输入端口。


权利要求6

根据权利要求4所述的存储器,其中所述经配置以输出用于每一N维度的数据的逻辑包含读出放大器。


权利要求7

根据权利要求1所述的存储器,其中每一正交地址空间具有不同位宽度。


权利要求8

根据权利要求1所述的存储器,其中每一位单元包括:一个位存储元件; N个字线;以及 N个位线,其中N至少为二。


权利要求9

根据权利要求8所述的存储器,其中所述位单元为静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)的一部分。


权利要求10

根据权利要求8所述的存储器,其中所述N个位线中的每一者包括:第一线,其耦合到所述存储元件;以及第二线,其耦合到所述存储元件,其中位值由所述第一线与所述第二线之间的差值决定。


权利要求11

根据权利要求10所述的存储器,其中所述N个字线中的每一者包括:第一线,其耦合到第一装置,所述第一装置经配置以将所述位线的所述第一线耦合到所述存储元件;以及第二线,其耦合到第二装置,所述第二装置经配置以将所述位线的所述第二线耦合到所述存储元件。


权利要求12

根据权利要求8所述的存储器,其中所述N个字线中的每一者耦合到一装置,所述装置经配置以在所述字线被激活时将来自所述N个位线的对应位线耦合到所述存储元件。


权利要求13

一种存取根据权利要求1所述的存储器的方法,其包括:将用于每一可寻址字集合(i)的位宽度(i)确定为每维度每向量的元素数目;以及将用于寻址每一可寻址字集合的地址位宽度确定为:Addr(i)位宽度=log2(总的所存储元素/位宽度(i))。


权利要求14

根据权利要求13所述的方法,其中第一可寻址字集合具有与第二可寻址字集合的位宽度不同的位宽度。


权利要求15

根据权利要求13所述的方法,其中第一可寻址字集合具有与第二可寻址字集合的位宽度相同的位宽度。


权利要求16

根据权利要求13所述的方法,其进一步包括:将输入序列写入到第一可寻址字集合;以及从第二可寻址字集合读取输出序列。


权利要求17

根据权利要求16所述的方法,其中将所述输入序列写入到第一缓冲器,且其中从第二缓冲器读出输出序列。


Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE