目标专利:395用于异步地并独立地控制多核中央处理单元中的核时钟的系统和方法
专利公开号:CN102687096B
专利权人:高通股份有限公司
无效请求书提交日期:2026年
非显而易见性评估仅供参考,不构成法律建议。
| 编号 | 名称 |
|---|
一种控制多核中央处理单元中的核时钟的方法,所述方法包括:在第零核上执行第零动态时钟和电压缩放DCVS算法;以及在第一核上执行第一DCVS算法,其中所述第零DCVS算法不同于所述第一DCVS算法,且其中在所述第零核上执行所述第零DCVS算法并监视所述第零核的空闲时间,并基于所述空闲时间且独立于与所述第一核相关联的第一时钟的第一时钟频率改变与所述第零核相关联的第零时钟的第零时钟频率,且在所述第一核上执行所述第一DCVS算法并监视所述第一核的工作负荷的存储器-限度,并基于所述工作负荷的所述存储器-限度且独立于所述第零时钟的所述第零时钟频率改变与所述第一核相关联的第一时钟的第一时钟频率。
一种无线装置,其包括: 用于在第零核上执行第零动态时钟和电压缩放DCVS算法的装置;以及用于在第一核上执行第一DCVS算法的装置,其中所述第零DCVS算法不同于所述第一DCVS算法,且其中:用于在所述第零核上执行所述第零DCVS算法的装置包括:用于监视所述第零核的空闲时间的装置; 用于基于所述空闲时间且独立于与所述第一核相关联的第一时钟的第一时钟频率改变与所述第零核相关联的第零时钟的第零时钟频率的装置,且用于在所述第一核上执行所述第一DCVS算法的装置包括:用于监视所述第一核的工作负荷的存储器-限度的装置;以及用于基于所述工作负荷的所述存储器-限度且独立于所述第零时钟的所述第零时钟频率改变与所述第一核相关联的第一时钟的第一时钟频率。
一种无线装置,其包括: 处理器,其中所述处理器以处理器可执行指令配置以执行包括以下各项的操作:在多核中央处理单元CPU的第零核上执行第零动态时钟和电压缩放DCVS算法;以及在所述多核CPU的第一核上执行第一DCVS算法,其中所述第零DCVS算法不同于所述第一DCVS算法,且其中:在所述第零核上执行所述第零DCVS算法并监视所述第零核的空闲时间,并基于所述空闲时间且独立于与所述第一核相关联的第一时钟的第一时钟频率改变与所述第零核相关联的第零时钟的第零时钟频率,且在所述第一核上执行所述第一DCVS算法并监视所述第一核的工作负荷的存储器-限度,并基于所述工作负荷的所述存储器-限度且独立于所述第零时钟的所述第零时钟频率改变与所述第一核相关联的第一时钟频率。