非显而易见性评估仅供参考，不构成法律建议。
权利要求列表点击可跳转
对比文件列表
| 编号 | 名称 |
|---|
权利要求1
一种锁存器阵列，包括：第一组主锁存器；所述第一组主锁存器包括被配置为接收主时钟的第一组时钟输入；被配置为接收一组数据的第一组数据输入；以及分别耦合到一组位线的第一组数据输出；第二组主锁存器；所述第二组主锁存器包括被配置为接收所述主时钟的第二组时钟输入；被配置为接收一组写入位信号的第一组写入位输入；以及分别耦合到一组写入位线的一组写入位输出；从锁存器阵列；所述从锁存器阵列被布置成列和行；其中所述阵列的所述列中的所述从锁存器包括耦合到所述一组位线的第二组数据输入；以及分别耦合到所述一组写入位线的第二组写入位输入；以及一组时钟门控电路；所述一组时钟门控电路包括被配置为接收所述主时钟的第三组时钟输入；以及耦合到一组字线的一组时钟输出；其中所述阵列的所述行中的所述从锁存器包括分别耦合到所述一组字线的第四组时钟输入；其中所述阵列的每个从锁存器包括：时钟门控电路；所述时钟门控电路包括耦合到所述一组写入位线中的一者的所述第二组写入位输入中的一者；耦合到所述一组字线中的一者的所述第四组时钟输入中的一者；以及互补时钟输出；数据门控电路；所述数据门控电路包括耦合到所述一组位线中的一者的所述第二组数据输入中的一者；分别耦合到所述时钟门控电路的所述互补时钟输出的第一组互补时钟输入；以及第一数据输出；以及数据锁存电路；所述数据锁存电路包括分别耦合到所述时钟门控电路的所述互补时钟输出的第二组互补时钟输入；耦合到所述数据门控电路的所述第一数据输出的数据输入；以及第二数据输出。
权利要求2
根据权利要求1所述的锁存器阵列，其中所述一组时钟门控电路包括被配置为接收写入地址的一组启用输入。
权利要求3
根据权利要求1所述的锁存器阵列，还包括一组多路复用器；所述一组多路复用器包括分别耦合到所述各列从锁存器的第二组数据输出的各组输入；被配置为接收读取地址的一组选择输入；以及被配置为分别产生第二组数据的第三组数据输出。