非显而易见杯

专利无效挑战赛

目标专利:4271用于接收数据的改进时钟方案

专利公开号:CN115298637B

专利权人:高通股份有限公司

无效请求书提交日期:2027年


上一项目 下一项目

非显而易见性评估仅供参考,不构成法律建议。



权利要求列表点击可跳转

序号 权利要求内容

1

一种装置,包括;主机;被配置为经由链路与存储器通信;所述主机还被配置为;从所述存储器接收第一时钟;在读取操作的高速模式中;基于所述第一时钟同步地接收来自所述存储器的数据;生成第二时钟;所述第二时钟在所述读取操作的低速模式中独立于所述第一时钟被生成;并且是所述主机的内部时钟;其中在所述低速模式中在所述主机与所述存储器之间没有读取时钟;以及在所述读取操作的所述低速模式中;基于所述第二时钟同步地接收来自所述存储器的数据。

2

根据权利要求1所述的装置,所述主机还被配置为;指示所述存储器在所述读取操作的所述低速模式中禁止输出所述第一时钟。

3

根据权利要求2所述的装置,所述主机还被配置为;在训练操作中;基于所述第一时钟调整所述第二时钟的生成。

4

根据权利要求3所述的装置,所述主机还被配置为;在所述训练操作中;将所述第二时钟与所述第一时钟同步;以调整所述第二时钟的生成。

5

根据权利要求4所述的装置,所述主机还包括多路复用器;所述多路复用器被配置为;在所述主机基于所述第一时钟接收数据和所述主机基于独立于所述第一时钟而生成的所述第二时钟接收数据当中进行选择。

6

根据权利要求5所述的装置,所述主机还包括使能电路;所述使能电路被配置为;基于使能信号;使能在所述低速模式中生成所述第二时钟;并且禁止在所述读取操作的所述高速模式中生成所述第二时钟。

7

根据权利要求6所述的装置,所述使能电路还被配置为;禁止在所述读取操作的所述高速模式中在所述多路复用器的输入处生成所述第二时钟。

8

根据权利要求6所述的装置,所述使能信号具有对应于来自所述存储器的数据的突发长度的开启时段。

9

根据权利要求6所述的装置,还包括从计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统中的一者选择的设备;所述设备包含所述存储器、所述主机和所述链路。

10

根据权利要求9所述的装置,所述第一时钟包括读取数据选通。


对比文件列表

编号 名称

权利要求1

一种装置,包括;主机;被配置为经由链路与存储器通信;所述主机还被配置为;从所述存储器接收第一时钟;在读取操作的高速模式中;基于所述第一时钟同步地接收来自所述存储器的数据;生成第二时钟;所述第二时钟在所述读取操作的低速模式中独立于所述第一时钟被生成;并且是所述主机的内部时钟;其中在所述低速模式中在所述主机与所述存储器之间没有读取时钟;以及在所述读取操作的所述低速模式中;基于所述第二时钟同步地接收来自所述存储器的数据。


权利要求2

根据权利要求1所述的装置,所述主机还被配置为;指示所述存储器在所述读取操作的所述低速模式中禁止输出所述第一时钟。


权利要求3

根据权利要求2所述的装置,所述主机还被配置为;在训练操作中;基于所述第一时钟调整所述第二时钟的生成。


权利要求4

根据权利要求3所述的装置,所述主机还被配置为;在所述训练操作中;将所述第二时钟与所述第一时钟同步;以调整所述第二时钟的生成。


权利要求5

根据权利要求4所述的装置,所述主机还包括多路复用器;所述多路复用器被配置为;在所述主机基于所述第一时钟接收数据和所述主机基于独立于所述第一时钟而生成的所述第二时钟接收数据当中进行选择。


权利要求6

根据权利要求5所述的装置,所述主机还包括使能电路;所述使能电路被配置为;基于使能信号;使能在所述低速模式中生成所述第二时钟;并且禁止在所述读取操作的所述高速模式中生成所述第二时钟。


权利要求7

根据权利要求6所述的装置,所述使能电路还被配置为;禁止在所述读取操作的所述高速模式中在所述多路复用器的输入处生成所述第二时钟。


权利要求8

根据权利要求6所述的装置,所述使能信号具有对应于来自所述存储器的数据的突发长度的开启时段。


权利要求9

根据权利要求6所述的装置,还包括从计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统中的一者选择的设备;所述设备包含所述存储器、所述主机和所述链路。


权利要求10

根据权利要求9所述的装置,所述第一时钟包括读取数据选通。


Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE