这份权利要求分析工作非常关键，尤其是在无效宣告程序的准备阶段。针对您提供的目标专利（CN107258016B）权利要求1，以及D1至D6这6篇对比文件，我进行了详细的技术特征比对和创造性（最接近的现有技术）评估。

目标专利的核心发明点在于：为了解决节点尺寸缩小导致的电阻增大问题，将源线（SL）布置在多个堆叠式金属层中，从而在不增加电压或牺牲芯片面积的前提下降低电阻。

以下是详尽的分析报告：

一、 权利要求1技术特征比对表

经过初步筛查，D5 (KR1020100005448A) 和 D4 (US20090251949A1) 对权利要求1的特征公开最为充分，尤其是针对核心特征E。以下是对这两篇高相关度对比文件的详细特征比对：

注：D2 (US06760251B2) 公开了MRAM基本结构，并在图8和图12中展示了源线作为金属线布置，但并未明确公开“多个堆叠式金属层”这一核心特征。D1和D3同样缺失对特征E的有效公开。

二、 最接近的现有技术 (Closest Prior Art) 分析

在创造性分析（如EPO的Problem-Solution Approach或中国的三步法）中，确定最接近的现有技术需要综合考虑结构相似性、解决的技术问题以及达到的技术效果。

本案中，D5 (KR1020100005448A) 和 D4 (US20090251949A1) 均可以作为最接近的对比文件，但基于维度的不同，其优先级如下：

1. 首选最接近的现有技术：D5 (KR1020100005448A)

• 理由（技术问题与效果高度契合）： 目标专利解决的核心问题是“通过在多个堆叠金属层中形成源线来减小源线电阻”。D5 在 [0016]-[0018] 段明确指出了相同的技术问题：随着单元阵列变大，金属线（BL, SL）长度增加导致电阻变大。D5 的解决方案是在原有的源线（SL）上方增加一层低电阻的金属线（ML），并通过触点（MLC）将它们并联连接（即堆叠式金属层），从而减小电阻（见 [0026]）。

• 结论： D5 与目标专利在“面临的技术问题”、“采用的手段（双层金属并联作源线）”和“技术效果（降低源线电阻）”上实现了完美对应，是提起无效宣告时最具杀伤力的最接近现有技术。

2. 备选最接近的现有技术：D4 (US20090251949A1)

• 理由（结构高度相似）： D4 明确公开了特征E的物理结构。在图9和 [0028]-[0029] 段中，D4 为了在垂直方向上避开位线（BL，位于M6），使用了M5和M7两层金属通过通孔连接来共同构成源线。

• 局限性： D4 采用多层金属构建源线的首要目的是为了减小单元的物理面积（Overcome spacing rules）（见 [0024]），而不是为了减小寄生电阻。虽然物理结构相同，但其声称的技术问题与目标专利存在微小差异。

三、 未被最接近现有技术公开的特征及其他对比文件的情况

如果以 D5 为最接近的现有技术，权利要求1中的所有技术特征（A至E）均已被D5实质公开或毫无异议公开。

在极严格的字面审查下，专利权人可能会争辩 D5 中的 "SL" 和 "ML" 是两根独立的线，而不是“一根布置在多个堆叠金属层中的源线”。但从电路拓扑和物理结构来看，D5 中的 SL 和 ML 处于并联状态且等电位，共同起到向源极供电的作用，本领域技术人员毫无疑义地将其视为“位于多个堆叠金属层中的源线复合体”。

如果以 D4 为最接近的现有技术，同样，权利要求1的所有物理特征也已经被完全公开。

因此，权利要求1中不存在未被D5或D4公开的实质性技术特征。不需要再依赖其他对比文件（如D1、D2、D3、D6）进行特征拼接。

四、 无效请求中最薄弱的技术特征

若提出无效请求，权利要求1中最薄弱的技术特征无疑是特征E（源线布置在多个堆叠式金属层中）。

薄弱原因分析：

1. 丧失新颖性/创造性的风险极高： 在撰写申请时，申请人将“多个堆叠式金属层”作为区别于单层源线（如说明书图3所示的背景技术）的发明点。然而，D5 和 D4 已经以白纸黑字的形式公开了这一物理结构。特别是 D5，不仅公开了结构，连“降低电阻”这一发明目的也完全一致。

2. 防御空间狭窄： 该特征的限定方式属于较宽泛的结构限定（"多个堆叠式金属层"），没有限定具体的层数（如M1和M3）、金属线的具体形状或特定的通孔排布方式。这意味着只要现有技术中出现了利用多层金属做源线的方案（无论是出于降阻目的如D5，还是出于布线避让目的如D4），该特征就会被轻易击穿。

无效策略建议：

在撰写无效请求书时，建议将主攻方向放在 基于 D5 破坏权利要求1的新颖性，或者 基于 D5 结合本领域公知常识破坏其创造性。同时，将 D4 作为强有力的备选攻击组合（D4 破坏新颖性）。对于权利要求1而言，其被无效的概率非常高。

作为一名深耕专利无效与诉讼实务的专利代理师，针对涉案专利（CN107258016B）权利要求1的稳定性分析，需要严格遵循“三步法”审查标准，从整体技术方案、解决的技术问题以及预期达到的技术效果出发，对其在现有技术面前的创造性乃至新颖性进行穿透式剖析。

以下是基于提供的对比文件进行的详细特征比对与无效宣告请求策略分析。为了表述清晰，下文将采用简称指代对比文件：

• 对比文件1 (D1)： US20090251949A1

• 对比文件2 (D2)： KR1020100005448A

一、 特征比对分析表格

针对涉案专利权利要求1，以下为各技术特征在D1和D2中的公开情况详析及原文出处映射：

二、 最接近的现有技术 (CPA) 的确立

在专利无效的创造性评判中，选择最接近的现有技术需要综合考量技术领域、解决的客观技术问题以及达到的技术效果。

• 涉案专利的立论基础： 涉案专利的背景技术指出，随着节点尺寸缩小，金属互连的横截面积减小导致源线和位线的电阻增大，从而降低了MTJ的写电流裕量。其核心解决思路是利用额外的堆叠式金属层来形成源线（或位线），从而“减小（或补偿）增大的电阻”（说明书段落[0013]）。

• D1的视角： D1主要解决的是占用面积的问题。其方案是将源线放置在位线的正上方（重叠布置）以规避金属和过孔的设计规则限制，从而减小位单元的平均尺寸（段落[0023]、[0024]）。D1并未着眼于降低源线的电阻，且明确教导源线形成在一个单一的顶层金属层（M7或M6）中。

• D2的视角： D2解决的正是互连线电阻的问题。D2明确指出，随着存储器阵列扩大，各单元到外围电路的距离不同，导致源线电阻产生差异并影响写入电流（段落[0016]-[0017]）。为了解决这一问题，D2提出在原有的源线（SL）上方增加一层低电阻的金属线（ML），并通过接触插塞（MLC）将二者并联连接，从而有效降低整体源线路径的电阻（段落[0018]、[0029]、[0038]）。

结论：D2是分析本案创造性（甚至新颖性）毫无争议的最接近的现有技术。 D2与涉案专利面对了完全相同的客观技术痛点（因MRAM阵列互连线导致的电阻问题/电流衰减），且给出了底层逻辑极其一致的解决方案（即通过在上方堆叠并联额外的金属层结构来扩充源线的有效截面积，以达到降低电阻的目的）。

三、 权利要求1的稳定性分析与无效请求策略

如果基于上述对比文件提起无效宣告请求，涉案专利权利要求1的稳定性极其脆弱。

1. 创造性/新颖性解构（基于D2）

将权利要求1与D2进行比对，唯一的争议焦点在于对特征E（“源线布置在多个堆叠式金属层中”） 的权利要求解释。

• 专利权人的可能抗辩： 专利权人会主张，D2中的源线仅是底层的“SL”，而上方的“ML”被称为“金属线”，两者概念不同，因此D2没有公开“源线布置在多个堆叠式金属层中”。

• 无效请求人的致命反击： 无论D2采用何种名称（SL + ML），其物理结构上实质构成了“由多层堆叠金属及其间的层间过孔共同构成的、耦合至存取晶体管源极的导电结构”。这与涉案专利图4A中利用M1-M3共同作为源线404的结构在物理实质与电学连接上是等同的。在专利无效审查中，技术特征的比对重在结构和功能的实质，而非名词游戏。由于D2的这种堆叠并联结构承担了与涉案专利源线完全相同的电荷传输与降阻功能，D2已经实质公开了特征E，权利要求1极有可能直接丧失新颖性。 退一步讲，即使审查员认为二者存在表述上的微小差异，D2也已经给出了明确的通过堆叠金属层来降低源线电阻的技术启示，权利要求1依然不具备创造性。

2. 若以D1作为最接近的现有技术的补充论述

假设（仅为论证完备性）以D1为CPA，权利要求1的区别技术特征在于特征E。

此时实际解决的技术问题是如何在芯片尺寸缩小时降低MRAM中源线的电阻。D2已经在段落[0029]-[0038]中给出了将源线结构分布在多层堆叠金属（SL+MLC+ML）中以降低互连电阻的明确教导。将D2的这一降阻结构应用于D1的MRAM阵列中，对本领域技术人员而言是显而易见的常规设计选择，且未产生预料不到的技术效果。

3. 最薄弱的技术特征判定

若提出无效请求，权利要求1中最薄弱（也是最致命）的技术特征正是其核心发明点：技术特征E（源线，其被布置在...多个堆叠式金属层中）。

涉案专利试图将“利用多层金属布线进行并联降阻”这一集成电路后道制程（BEOL）中极为普遍的常规布线手段（甚至早已被D2专门应用于MRAM的源线中）包装为核心技术特征。在详实的D2证据面前，该特征的创新高度被彻底击穿，无法支撑起权利要求的有效性。建议在撰写无效宣告请求书时，采用“权利要求1不具备新颖性（相对于D2）或不具备创造性（相对于D2，或D1结合D2）”的组合策略进行全方位打击。

无效宣告请求书（正文详述部分）

涉案专利： CN107258016B，名称为“采用多个堆叠式金属层中的源线和/或位线以减小MRAM位单元电阻的MRAM位单元”

无效宣告请求范围： 权利要求1全部无效

请求宣告无效的法律依据： 《专利法》第二十二条第三款（创造性）。

一、 证据目录及简述

• 证据1（D2）： KR1020100005448A（公开日：2010年1月15日），公开了一种改善源线电阻的磁性随机存取存储器（MRAM）。

• 证据2（D1）： US2009251949A1（公开日：2009年10月8日），公开了一种阵列结构优化的MRAM位单元。

法律适用声明： 证据1和证据2的公开日均早于涉案专利的优先权日（2015年2月27日），构成涉案专利的现有技术。

二、 具体无效理由及详细分析（基于“三步法”审查标准）

涉案专利权利要求1的保护方案不具备《专利法》第二十二条第三款规定的创造性，理应被宣告全部无效。分析过程严格遵循“三步法”评判标准。

（一）步骤一：确定最接近的现有技术

在创造性判断中，最接近的现有技术应选择与涉案专利技术领域相同、所要解决的技术问题最相近、且公开涉案专利技术特征最多的现有技术。

涉案专利旨在解决节点尺寸缩小时，MRAM位单元互连（特别是源线和位线）电阻增大导致写电流裕量减小的问题（说明书段落[0011]-[0013]）。**证据1（D2）**同样涉及MRAM结构，且明确指出了随着存储器阵列扩大，导致各单元到外围电路的源线和位线长度不同，从而产生电阻差异、影响MTJ写入电流的相同客观技术问题（D2说明书段落[0016]-[0017]）。

因此，从技术领域、解决的客观技术问题以及整体结构来看，证据1（D2）作为评判权利要求1创造性最接近的现有技术（CPA）毫无争议。

（二）步骤二：确定区别技术特征和实际解决的技术问题

以下结合证据1（D2）原文，对涉案专利权利要求1进行逐一特征比对：

权利要求1与证据1（D2）技术特征映射及公开性分析表

区别技术特征认定及问题重新确立：

针对特征E，专利权人在答辩中极大概率会主张：证据1仅公开了底层被称为“源线(SL)”的单层结构，而上方的“金属线(ML)”被命名为不同的结构，并非涉案专利要求保护的“由多个堆叠金属层构成的源线”。

然而，从本领域技术人员的客观视角来看，证据1中的底层源线（SL）、金属线通孔（MLC）以及上层金属线（ML）在物理结构上已经形成了一个整体的、多层堆叠的导电网络。该多层网络一端耦合至存取晶体管的源极，其整体在电路中承担的物理功能就是作为源极的互连线（即源线）来传输写电流。

退一步而言，即便合议组在审查标准上对该文字表述采取最严格的界定，认定证据1中上方的“金属线(ML)”不属于源线本身，从而将**特征E（源线布置在多个堆叠式金属层中）**认定为区别技术特征。

基于该区别技术特征，涉案专利实际解决的技术问题是：如何扩大源线的有效横截面积以减小MRAM位单元的源线电阻。

（三）步骤三：判断是否具有结合启示

1. 证据1（D2）自身给出了明确的教导和结合启示

针对上述实际解决的技术问题，本领域技术人员完全无需付出创造性劳动。证据1（D2）在段落[0018]中明确记载了其发明目的：“본 발명은 MRAM의 구조를 개선하여... 각 셀에 대한 소스라인의 저항차이를 줄여줌으로써...”（本发明旨在改善MRAM结构...以减少源线电阻差异）。

为实现此目的，证据1给出的技术方案正是“在源线上方追加低电阻金属线（ML）并予以并联”（段落[0029]-[0030]）。这表明，通过在多个堆叠金属层中排布导电线路来并联降低互连电阻，是证据1已经明确教导的现有技术手段。本领域技术人员在面对减小源线电阻的问题时，将源线的定义扩展或将其结构直接一体化制备为“多个堆叠式金属层”，仅仅是集成电路后道制程（BEOL）中极其常规的布局选择（Routing choice），并未产生任何预料不到的技术效果。

2. 证据2（D1）对无效请求的补强作用

若专利权人试图辩称在多层金属中布线存在空间或工艺阻碍，**证据2（D1）**可以作为强有力的补充教导。

证据2在段落[0007]中公开了：“a first metal layer forming a bit line... and a second metal layer forming a source line... wherein the first metal layer overlaps at least a portion of the second metal layer.” 以及在段落[0032]中明确公开了利用多层金属（M1, M2, M3, M4, M5）和过孔在空间中灵活走线以规避设计规则限制的教导。

这进一步证实了在半导体制造中，利用多层堆叠金属层来实现MRAM的源线和位线布局（无论是为了节省面积还是平衡电阻），均属于本领域的常规技术手段。将证据1解决电阻问题的并联思路，结合证据2中利用多层金属立体布线的常规工艺，自然而然地就能得出涉案专利权利要求1的方案。

三、 结论

综上所述，涉案专利权利要求1中的技术特征A、B、C、D已被证据1毫无疑义地完全公开；争议焦点技术特征E的结构实质上也已被证据1公开。即便将其认定为区别技术特征，证据1也已经给出了通过堆叠并联金属层以降低电阻的明确技术启示，且该手段为本领域常规的布线选择。权利要求1不具备突出的实质性特点和显著的进步，不符合《专利法》第二十二条第三款的规定。

请求国家知识产权局依法宣告涉案专利权利要求1全部无效。

无效宣告请求答复意见书（正文详述部分）

涉案专利： CN107258016B，名称为“采用多个堆叠式金属层中的源线和/或位线以减小MRAM位单元电阻的MRAM位单元”

答复针对： 请求人针对权利要求1提出的无效宣告请求

核心主张： 涉案专利权利要求1具备《专利法》第二十二条第二款及第三款规定的新颖性与创造性，请求维持涉案专利权全部有效。

一、 请求人对对比文件2（D2）的解读存在严重的“偷换概念”与“断章取义”，D2并未公开争议技术特征E

请求人主张证据1（D2）中的“底层源线（SL）+ 金属线通孔（MLC）+ 上层金属线（ML）”在物理结构上等同于本专利特征E（“源线，其被布置在……多个堆叠式金属层中”），这一主张在事实认定和技术逻辑上均无法成立。

1. D2的物理结构并非“布置在多个堆叠金属层中的源线”，而是“源线”与“全局旁路金属线”的并联网络

深入剖析D2原文可知，D2的构架是基于宏观存储阵列层面的设计。D2在段落[0030]至[0032]明确记载：“금속라인(ML)과 소스라인(SL)은 일정 간격 마다 금속라인콘택(MLC)을 통해 전기적으로 연결된다”（金属线ML和源线SL每隔一定间隔通过金属线接触MLC进行电连接），并且为了给MLC腾出空间，甚至需要“每4个位线为单位，省略一个位线”（段落[0032]）。

这无可辩驳地证明：D2中的ML并非MRAM位单元内部源线本身的向上延伸，而是一根跨越多个位单元的全局旁路导线。在绝大多数MRAM位单元的正上方，源线（SL）仅仅存在于单一底层，并没有向上的多层金属结构，ML与SL只在特定的“间隔点”才发生连接。

2. 涉案专利的结构特征：位单元级别的原生多层源线

反观涉案专利，特征E限定的是在该MRAM位单元内部，源线本身就是由“多个堆叠式金属层”构成的单一导电实体（如说明书图4A中金属线426(1)-426(3)在位单元层级的直接堆叠互连）。涉案专利的源线在垂直方向上贯穿多个金属层，旨在不增加位单元水平宽度的前提下，扩大该特定单元内源线的横截面积。

结论： 请求人无视了D2中ML与SL是物理上分离、仅在特定节点（且牺牲位线空间）才连接的两个独立部件，强行将其拼凑并等同于本专利位单元内一体化的“多个堆叠金属层中的源线”。在严格的专利侵权与确权比对中，这种“拼凑等同”是无效的。D2未实质公开特征E，权利要求1具备新颖性。

二、 D2没有给出将源线自身设计为多层堆叠金属的结合启示，权利要求1具备突出的实质性特点

基于上述区别技术特征，涉案专利实际解决的技术问题是：如何在节点尺寸（Node Size）缩小时，在不增加位单元水平面积负担的前提下，原位（in-situ）补偿并减小MRAM位单元自身的金属互连电阻。

1. D2解决的技术问题及技术反教导

D2面临的技术问题是宏观阵列的“寄生电阻差异”问题（即靠近外围电路的单元与远离外围电路的单元之间的电阻差，见D2段落[0016]-[0017]）。

为了解决该宏观问题，D2采取的手段是引入稀疏的“全局金属线（ML）”，这付出了极大的代价：牺牲了部分位线（BL）的排布空间（D2段落[0034]明确承认为了连接ML和SL需要预留空间，导致部分区域无法形成位线和MTJ）。

这恰恰构成了技术反教导：本领域技术人员从D2中得到的启示是，想要在上方增加金属层来降低源线电阻，就必须牺牲高密度存储阵列的水平布线空间和存储密度。这与涉案专利为了适应“节点尺寸缩小”（高密度微缩化）的初衷背道而驰。D2根本没有教导可以在单个位单元的垂直投影内，将源线直接做成多层堆叠结构来无损耗地降低微观电阻。

2. 引入证据2（D1）不但不能破坏创造性，反而证明了本专利的非显而易见性

请求人试图用D1来“补强”多层布线的常规性，这是对D1的严重误读。

D1（US2009251949A1）的核心发明点在于克服常规金属和过孔的间距规则限制（段落[0004]）。其解决方案是将源线（SL）和位线（BL）分别放置在独立的不同平面（如M7和M6），并使它们在垂直方向上重叠（段落[0024]、[0027]）。

D1的整体逻辑是**“极致压缩层厚与层数”**：D1明确强调采用“top thin metal layer (M7)”（顶部薄金属层）来形成源线。D1的技术启示是让源线和位线各自占据一个单一的薄金属层以节省空间，它强烈排斥在一个位单元内为同一根线（源线）消耗多个宝贵的堆叠金属层资源。

因此，若本领域技术人员结合D1和D2，只会得出“在单层薄金属中重叠布线，并在阵列特定间隔处打孔连接全局旁路线”的方案，绝对无法自然推导出涉案专利“在MRAM位单元中，将源线本身布置在半导体层之上的多个堆叠式金属层中”的垂直扩展方案。

三、 涉案专利取得了预料不到的技术效果，具备显著的进步

涉案专利突破了传统集成电路设计中源线、位线通常仅占用单一布线层的思维定势。在节点尺寸不断缩小的先进工艺下，金属线宽被迫减小导致电阻急剧上升。

通过采用权利要求1的技术方案，涉案专利带来了一系列显著的技术效果（参见说明书段落[0013]-[0015]）：

1. 零面积惩罚下的电阻补偿： 巧妙利用垂直方向上额外堆叠的金属层，抵消了水平线宽缩小带来的电阻激增，无需扩大位单元的水平面积，完美契合芯片微缩化趋势。

2. 避免了牺牲阵列密度： 与D2需要牺牲位线空间来打通孔不同，本专利的堆叠金属层结构内化于每个位单元中，保证了存储阵列的最高密度。

3. 无需提高驱动电压： 维持了足够的写电流（I），避免了因外围电路提高供电电压而导致的芯片整体功耗增加和栅极电介质击穿风险。

四、 结论

综上所述，请求人的无效理由建立在对对比文件技术方案的强行拆解与拼凑之上，忽略了本专利与对比文件在发明构思、微观结构、面临的具体技术障碍及所达成的技术效果上的根本差异。D1与D2均未公开涉案专利权利要求1的全部特征，且由于存在技术教导的冲突与排斥，本领域技术人员无法显而易见地获得本专利的技术方案。

请求国家知识产权局依法驳回请求人的全部无效宣告请求，维持涉案专利权全部有效。

无效宣告请求补充意见书（正文详述部分）

涉案专利： CN107258016B，名称为“采用多个堆叠式金属层中的源线和/或位线以减小MRAM位单元电阻的MRAM位单元”

答复针对： 专利权人提交的无效宣告请求答复意见

核心主张： 专利权人对对比文件的解读存在严重的“读入额外特征”和“选择性失明”。涉案专利权利要求1未对“堆叠结构”作出任何宏观或微观的具体限定，对比文件2（D2）不但实质公开了争议特征，更明确给出了“不牺牲位线空间”的清晰教导。权利要求1不具备新颖性及创造性。

一、 驳斥专利权人关于“宏观全局旁路与微观原位源线”的抗辩：权利要求未做限定，D2已构成破坏

专利权人主张涉案专利的源线是“位单元级别的原生多层源线”，而D2的结构是“跨越位单元的全局旁路导线”。这一抗辩在专利确权审查中是完全站不住脚的。

1. 专利权人在进行“读入式侵权比对”，而非依法依规的确权比对

审查权利要求的保护范围，必须以其文字字面记载为准。涉案专利权利要求1仅限定了：“源线，其被布置在所述IC中在所述半导体层之上的多个堆叠式金属层中”。

权利要求1根本没有限定该源线必须是“微观位单元内独享的”、“没有间隔的”、“连续贯穿的”或者是“非全局旁路的”。专利权人试图将说明书附图4A中的特定实施例细节（如原位紧密堆叠）强行读入权利要求1中，以规避现有技术，这违背了《专利审查指南》中“权利要求应当以其字面含义为准”的基本原则。

2. D2在物理连接与电学实质上完全落入权利要求1的文字范围

无论D2的金属线（ML）与底层源线（SL）是每隔一个位单元连接，还是每隔四个位单元连接（MLC），在打孔连接的那个特定位单元的垂直截面上，其结构毫无疑问就是“半导体层之上的多个堆叠式金属层（SL+MLC+ML）构成的源线”。在电学原理上，并联的SL与ML构成了同一等电位体，共同承担源线功能。D2实质公开了特征E。

二、 驳斥专利权人关于“D2反教导（牺牲位线空间）”的抗辩：专利权人对D2存在严重的断章取义

专利权人声称D2为了实现多层并联，必须“牺牲部分位线（BL）的排布空间”，从而构成反教导。这是对D2极度片面、甚至截取式的错误解读。

1. D2明确记载了“无需牺牲位线空间”的实施例

请审查组将目光移至D2原文的段落[0066]。D2在充分探讨了“间隔省略位线”的实施例后，白纸黑字地给出了相反的明确教导：

“...또한, 상술한 실시예에서는 금속라인콘택(MLC)을 형성하기 위한 공간을 확보하기 위해 일정 간격으로 비트라인을 형성하지 않고 있다. 따라서, 비트라인들 사이의 공간에 충분히 금속라인콘택(MLC)을 형성할 수 있다면 셀 어레이의 구조를 상술한 실시예에서와 같이 비트라인 미형성 구간을 두지 않고 종래와 같이 모든 비트라인들을 일정 간격으로 형성되도록 할 수 있다.”

翻译：“此外，在上述实施例中，为了确保形成金属线接触(MLC)的空间，没有以一定间隔形成位线。因此，如果能够在位线之间的空间充分形成金属线接触(MLC)，则可以像现有技术那样以一定间隔形成所有位线，而不必像上述实施例那样设置未形成位线的区段。”

结论： D2段落[0066]直接粉碎了专利权人所谓的“反教导”抗辩。D2明确教导了本领域技术人员：只要过孔工艺允许，完全可以在不牺牲任何位线密度、不省略任何位线的前提下，实现源线在多个金属层中的堆叠连接。这与涉案专利宣称的“零面积惩罚下减小电阻”的构思如出一辙。本领域技术人员顺理成章地遵循D2段落[0066]的教导，就能轻而易举地得出权利要求1的方案。

三、 驳斥专利权人关于“D1教导相反”及“无结合启示”的抗辩

专利权人声称D1主张“极致压缩层数（单层顶部金属）”，因此与D2结合会产生排斥。这同样混淆了半导体工艺的基本逻辑。

1. D1与D2解决的是相互补充的后道布线（BEOL）优化问题

• D1的核心启示： 为了缩小水平面积（Footprint），应当将导线（源线与位线）在Z轴（垂直方向）上分层重叠排布（如M6和M7）。这确立了**“向垂直空间要水平面积”**的宏观思路。

• D2的核心启示： 为了降低因线宽缩小带来的电阻，应当在垂直方向上利用额外的金属层进行并联连接。

本领域技术人员在设计MRAM位单元时，面临的正是“面积”与“电阻”的双重约束。在D1确立了“源线和位线可以垂直分层排布”的框架后，为了进一步降低特定长导线（如源线）的电阻，本领域技术人员拥有强烈的动机去应用D2的教导：即把D1中原本单层的源线，利用剩余的空闲金属层（如M1至M5）向下打孔并联扩展。在现代CMOS多层互连工艺（通常具有7至15层金属）中，利用多个空闲的金属层来构建低阻抗的电源网络（Power Grid）或源线网络，是芯片后道物理设计（Physical Design）中的基础常识。D1与D2的结合是自然且符合逻辑演进的。

四、 涉案专利所谓“预料不到的技术效果”纯属物理学常识的必然结果

专利权人主张其方案取得了“零面积惩罚下降低电阻”、“无需提高驱动电压”的惊人效果。然而，退去专利语言的包装，其底层逻辑不过是最基础的欧姆定律与并联电阻原理。

在集成电路后道制程中，当你将多个金属层的导线通过过孔并联在一起时，由于总横截面积的增加，电阻必然随之下降。电阻下降了，在相同驱动电压下写入电流必然达标，自然不需要提高供电电压。这种所谓的技术效果，是任何一个电子工程专业本科生在看到D2的“并联金属线”方案时，都能必然预期到的自然结果，根本谈不上“预料不到的技术效果”。

五、 结论

专利权人的反驳意见，建立在将非权利要求特征强行“读入”以及对现有技术（特别是D2段落[0066]）的选择性无视之上。涉案专利权利要求1的核心方案，仅仅是将本领域极其常规的“多层金属并联降阻”技术，常规套用于MRAM的源线设计中，未带来任何技术上的飞跃。

请求国家知识产权局坚持客观、严谨的审查标准，采信请求人的无效理由，依法宣告涉案专利权利要求1全部无效。

站在国家知识产权局复审和无效审理部（合议组）绝对中立、客观的裁判者视角，本次无效宣告程序的交锋质量极高。双方围绕“权利要求解释规则”、“对比文件事实查明”以及“本领域常规技术手段的界定”展开了深度博弈。

合议组在作出最终裁定前，必须严格依据《专利法》、《专利法实施细则》及《专利审查指南》的相关规定，厘清以下几个核心争议点的裁判路径。

一、 核心争议点裁判抉择路径剖析

争议点一：特征E的权利要求解释（Claim Construction）

• 双方观点：

  • 专利权人主张特征E（“源线被布置在多个堆叠式金属层中”）应当结合说明书附图（图4A），被解释为“在单个位单元内部、垂直原位堆叠、非全局旁路”的源线结构。

  • 无效请求人主张应当以权利要求字面含义为准，只要物理上构成了“半导体层之上多层金属堆叠”并作为源线发挥作用，即落入保护范围，不应受限于说明书的特定实施例。

• 合议组裁判路径：

  • 适用规则： 《专利审查指南》明确规定，权利要求的解释应当以权利要求的字面表达为准，说明书及附图可以用于解释权利要求，但绝不能将说明书中的具体实施方式（如“非全局旁路”、“原位紧密堆叠”）作为限制性特征读入（Read-in）到权利要求中。

  • 合议组心证： 权利要求1并没有包含“在单个位单元的垂直投影面积内连续堆叠”等限定语。从电学与物理结构本质来看，证据1（D2）中的“底层SL + 过孔MLC + 上层ML”在特定的连接节点处，确实构成了“布置在多个堆叠式金属层中”并耦合至源极的导电结构。

  • 裁判倾向： 支持无效请求人。 合议组大概率会认定证据1（D2）实质公开了特征E，或者至少认定两者在结构和功能上实质等同。

争议点二：证据1（D2）是否构成“技术反教导”？

• 双方观点：

  • 专利权人指出D2为了实现多层连接牺牲了位线空间，与涉案专利“适应节点微缩化、不牺牲面积”的发明目的背道而驰，构成反教导。

  • 无效请求人出示了D2说明书第[0066]段，证明D2明确提到了“如果空间允许，可以不牺牲位线空间”。

• 合议组裁判路径：

  • 适用规则： 查明对比文件的技术教导，必须作为一个整体来考量，不能断章取义。

  • 合议组心证： 专利权人抓住了D2的一个具体实施例（省略位线打孔）试图构建“反教导”防线，但这道防线被无效请求人引用的D2第[0066]段直接击穿。D2第[0066]段作为原文白纸黑字的记载，明确向本领域技术人员传递了“可以不牺牲位线”的技术启示。

  • 裁判倾向： 支持无效请求人。 合议组会认定D2不存在技术反教导，反而给出了解决电阻问题且不牺牲面积的明确技术启示。

争议点三：结合启示与“常规技术手段”的界定

• 双方观点：

  • 专利权人认为突破“单层源线/位线”的思维定势是不易的，涉案专利取得了在不增加面积下降低电阻的“预料不到的技术效果”。

  • 无效请求人认为，利用多层空闲金属打孔并联来降低特定网络（如源线、电源地线）的电阻，是集成电路后道制程（BEOL）最基础的物理常识（欧姆定律），毫无预料不到的效果。

• 合议组裁判路径：

  • 适用规则： 创造性评判中的“技术启示”不仅来源于对比文件，也来源于本领域的公知常识；“预料不到的技术效果”必须是本领域技术人员无法从技术演进中合理预测的。

  • 合议组心证： 涉案专利的背景技术承认了芯片微缩化导致互连线电阻增大的客观事实。面对这一问题，在多层布线工艺（通常具有M1-M10多层金属）成熟的背景下，利用多层金属并联来增加导线有效截面积从而降低电阻，属于芯片Layout（版图设计）工程师的常规操作（Routine practice）。这确实是基本物理定律的直接应用。

  • 裁判倾向： 支持无效请求人。 合议组倾向于认定该方案是本领域技术人员在面临电阻挑战时容易想到的常规设计选择，未产生质变的、预料不到的技术效果。

二、 本次无效提出后的成功概率评估

综合上述合议组的裁判路径推演，站在客观中立的立场，本次无效宣告请求针对权利要求1的成功概率极高，预计在 85% - 95% 之间。

核心致死原因总结：

1. 对比文件极其精准： 证据1（D2）属于“杀手级”对比文件。它不仅与涉案专利属于完全相同的技术领域（MRAM），解决了完全相同的客观问题（互连线电阻影响写入电流），还给出了底层逻辑高度一致的解决方案（利用上层金属并联降阻）。

2. 权利要求撰写过宽： 涉案专利权利要求1在撰写时，试图获取最大的保护范围，没有将说明书中真正具有区分度的一些微观版图设计细节（例如特定金属层的高度比例、宽窄对比、紧密排列结构等，见图4A/4B）写入独立权利要求中。这导致其文字范围过大，轻易被证据1这种宏观并联方案“误伤”并覆盖。

3. 专利权人抗辩被事实击穿： 专利权人唯一可能成立的“反教导”抗辩，被证据1原文的第[0066]段彻底堵死，导致其创造性逻辑链条断裂。

后续走向预测：

在合议组大概率宣告权利要求1无效的压力下，专利权人极有可能在口头审理前或审理过程中，启动权利要求修改程序。他们可能会将从属权利要求中关于特定金属层高度比例（例如某金属线是另一金属线高度的1.5倍）、特定非对称通孔设计等更具体的版图布线细节合并入权利要求1中，以期通过缩小保护范围、增加具体结构限定来逃避证据1的狙击，从而维持专利的部分有效。