对比文件名称：发明授权_US09203373B2 Diplexer design using through glass via technology
目标专利名称：双侧电路
模型名称：DeepSeek最新版
## 特征比对表格 ##
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A: 绝缘体，具有第一表面、第二表面和外围** <br>《直接公开》 | [0023] “...a first set of traces on a top surface of the semiconductor substrate 242, and a second set of traces on a second surface of the semiconductor substrate 242 opposite the first surface.” <br> [0030] “...the semiconductor substrate is comprised of glass, air, quartz, sapphire, high-resistivity silicon, or other like semiconductor materials.” | 对比文件明确公开了半导体衬底（substrate），其具有第一表面（例如顶部表面）和与第一表面相对的第二表面。衬底作为一个实体，必然具有连接第一表面和第二表面的外围（侧面）。因此，本领域技术人员能够毫无疑义地得出对比文件公开了具有第一表面、第二表面和外围的绝缘体（衬底）。 |
| **B: 电路元件的第一子集，布置在所述第一表面上** <br>《直接公开》 | [0023] “...a first set of traces on a top surface of the semiconductor substrate 242... the sets of traces are on opposing first and second surfaces of the semiconductor substrate 242...” <br> [0034] “...the capacitors... are deposited on the first surface of the semiconductor substrate 242.” | 对比文件明确公开了在衬底的第一表面（如顶部表面）上布置有第一组迹线（第一组电路元件），并且电容器也沉积在第一表面上。因此，电路元件的第一子集布置在第一表面上被直接公开。 |
| **C: 电路元件的第二子集，布置在所述第二表面上** <br>《直接公开》 | [0023] “...a second set of traces on a second surface of the semiconductor substrate 242 opposite the first surface.” | 对比文件明确公开了在衬底的第二表面上布置有第二组迹线（第二组电路元件）。因此，电路元件的第二子集布置在第二表面上被直接公开。 |
| **D: 至少一个导电侧壁，布置在所述外围上，其中所述至少一个导电侧壁将所述电路元件的第一子集电耦合至所述电路元件的第二子集，其中所述电路元件的第一子集包括第一电容器，并且其中所述第一电容器包括与所述绝缘体的所述第一表面接触的第一内部导电层、与所述第一内部导电层接触的第一介电层、以及与所述第一介电层接触的第一中间导电层。** <br>《隐含公开》 | [0023] “...the sets of traces are on opposing first and second surfaces of the semiconductor substrate 242 and coupled together by the through substrate vias in a serpentine manner.” <br> [0031] “The capacitors... may be implemented as a layered structure of conductive layers (e.g., a layered metal-insulator-metal structure)...” | 对比文件公开了通过衬底通孔（through substrate vias）将两侧表面的迹线电耦合在一起。衬底通孔是垂直穿过衬底的导电结构，其功能等同于“布置在外围上的导电侧壁”，实现了将两侧电路元件电耦合的目的。对比文件公开了电容器是金属-绝缘体-金属的层状结构，这必然隐含了包括与衬底表面接触的内部导电层、介电层和中间导电层。因此，本领域技术人员能够从对比文件整体内容中合理推断出该技术特征。 |
| **E: 所述绝缘体包括玻璃** <br>《直接公开》 | [0030] “...the semiconductor substrate is comprised of glass...” <br> [0034] “...through glass via inductors if the semiconductor substrate 242 is glass.” | 对比文件多处明确公开了衬底可以由玻璃构成，并且提到了“玻璃通孔”。因此，绝缘体包括玻璃被直接公开。 |
| **F: 所述绝缘体的厚度大于所述电路元件的第一子集的厚度并大于所述电路元件的第二子集的厚度。** <br>《隐含公开》 | [0030] “...the semiconductor substrate is comprised of glass...” 结合附图2C、4C、4E中衬底与表面导电层的相对尺寸关系。 | 对比文件没有明确文字记载厚度关系。然而，作为本领域的公知常识，为了提供机械支撑和电气隔离，衬底（如玻璃片）的厚度必须远大于其上形成的金属布线层（迹线）和电容器薄膜层的厚度。从附图中也能直观看出衬底厚度明显大于表面电路元件的厚度。因此，本领域技术人员能够毫无疑义地推断出该厚度关系。 |
| **G: 所述电路元件的第一子集被配置为对第一频带滤波，并且所述电路元件的第二子集被配置为对第二频带滤波，所述第二频带高于所述第一频带。** <br>《直接公开》 | [0029] “...the high pass filter match block 202 to trap frequencies from the second input port 222, and uses the low pass filter match block 220 to trap frequencies from the first input port 204.” <br> [0035] 图3中高通滤波器曲线302和低通滤波器曲线304分别对应高频带和低频带。 | 对比文件公开的双工器（diplexer）包括一个高通（或带通）滤波器分支和一个低通滤波器分支，分别处理不同频带的信号。图3的性能曲线明确显示了高通滤波器处理高频信号（如1.7GHz），低通滤波器处理低频信号（如1.04GHz），第二频带（高通）高于第一频带（低通）。因此，该滤波配置被直接公开。 |
| **H: 所述电路元件的第一子集还包括第一电感器** <br>《隐含公开》 | [0029] “The high pass filter match block 202 includes... a first inductor 206 (L11)...” <br> [0023] “...the inductors... are implemented as a series of traces and through substrate vias...” | 对比文件公开的滤波分支中明确包含电感器（如L11）。结合技术特征B和C的论述，电路元件的第一子集布置在第一表面上，而电感器是电路元件的一部分。虽然对比文件的3D电感器可能部分结构延伸到第二表面，但其作为整体功能单元属于第一滤波分支（即第一子集）。因此，第一子集包括电感器被隐含公开。 |
| **I: 以及所述电路元件的第二子集包括具有比所述第一电感器更低电感的第二电感器，以及具有比所述第一电容器更低电容的第二电容器。** <br>《隐含公开》 | [0029] 公开了高通和低通两个滤波分支分别包含不同的电感器和电容器（如L11, C11 和 L21, C21）。 <br> [0035] 图3显示两个分支处理不同频带（高/低）。 | 对比文件没有明确记载不同分支中电感器和电容器的具体数值比较。然而，为了实现不同频带（高/低）的滤波功能，本领域技术人员公知，处理高频信号的滤波器通常需要更小的电感和电容值。因此，为了实现对比文件公开的高频带滤波功能，本领域技术人员有动机且能够合理推断，第二子集中的电感器和电容器应具有比第一子集中对应元件更低的电感和电容值。 |
| **J: 所述第一电感器是第一螺旋电感器且所述第二电感器是第二螺旋电感器。** <br>《隐含公开》 | [0023] “...the inductors... are implemented as a series of traces and through substrate vias... coupled together by the through substrate vias in a serpentine manner.” | 对比文件公开的电感器是由表面迹线和通孔以蜿蜒（serpentine）方式连接形成的3D结构。这种蜿蜒的3D结构是本领域螺旋电感器的一种常见实现形式，尤其是在多层或双面布局中。因此，本领域技术人员能够合理推断这些电感器是螺旋电感器。 |
| **K: 所述第一电感器包括与所述第一中间绝缘体接触的第一内部导电子层、与所述第一内部导电子层接触的第一绝缘子层、以及与所述第一绝缘子层接触的第一外部导电子层** <br>《未公开》 | 对比文件未描述电感器具有如此具体定义的三层子层结构（内部导电子层、绝缘子层、外部导电子层）。 | 对比文件描述了电感器由迹线和通孔形成，但并未揭示其具有目标专利中明确限定的这种特定多层子层结构（如与“第一中间绝缘体”接触的内部导电子层等）。该结构是目标专利对电感器制造工艺的特定描述，不能从对比文件中直接或隐含地得出。 |
| **L: 以及所述第二电感器包括与所述第二中间绝缘体接触的第二内部导电子层、与所述第二内部导电子层接触的第二绝缘子层、以及与所述第二绝缘子层接触的第二外部导电子层。** <br>《未公开》 | 同上。 | 理由同特征K。对比文件未公开第二电感器具有该具体限定的三层子层结构。 |
| **M: 所述第二电容器包括与所述绝缘体的所述第二表面接触的第二内部导电层、与所述第二内部导电层接触的第二介电层、以及与所述第二介电层接触的第二中间导电层。** <br>《隐含公开》 | [0031] “The capacitors... may be implemented as a layered structure of conductive layers (e.g., a layered metal-insulator-metal structure)...” <br> [0041] “...the capacitor is disposed on only one side of the substrate...” | 对比文件公开了电容器是金属-绝缘体-金属（MIM）的层状结构，并提到电容器可以仅布置在衬底的一侧。虽然附图中多数电容器显示在第一表面，但“仅布置在一侧”的教导意味着也可以布置在第二表面。当电容器布置在第二表面时，其MIM结构必然包括与第二表面接触的内部导电层、介电层和中间导电层。因此，本领域技术人员能够合理推断出该特征。 |
| **N: 所述第一电感器包括与所述第一中间绝缘体接触的第一内部导电子层、与所述第一内部导电子层接触的第一绝缘子层、以及与所述第一绝缘子层接触的第一外部导电子层** <br>《未公开》 | 同特征K。 | 此特征描述与特征K完全相同，对比文件同样未公开。 |
| **O: 以及所述第二电感器包括与所述第二中间绝缘体接触的第二内部导电子层、与所述第二内部导电子层接触的第二绝缘子层、以及与所述第二绝缘子层接触的第二外部导电子层。** <br>《未公开》 | 同特征L。 | 此特征描述与特征L完全相同，对比文件同样未公开。 |
| **P: 一个或多个第一过孔，被布置在所述第一中间绝缘体中并且被配置用于将所述第一电感器耦合至所述第一电容器** <br>《直接公开》 | [0023] “...the inductors... are implemented as a series of traces and through substrate vias...” <br> 附图2B, 2C, 4B, 4C显示了电感器迹线与电容器之间的连接。 | 对比文件公开的3D电感器本身即由通孔（through substrate vias）和表面迹线构成。这些通孔必然穿过衬底（或其中的绝缘层）以实现垂直互连。在电路布局中，这些通孔和迹线自然将电感器与其他元件（如电容器）进行耦合。因此，布置在绝缘材料中用于耦合电感器和电容器的过孔被直接公开。 |
| **Q: 以及一个或多个第二过孔，被布置在所述第二中间绝缘体中并且被配置用于将所述第二电感器耦合至所述第二电容器。** <br>《直接公开》 | 同上。 | 理由同特征P。对比文件中的通孔技术同样适用于第二表面的电路元件之间的耦合。 |
| **R: 所述至少一个导电侧壁包括一个或多个电路接触表面，所述一个或多个电路接触表面包括以下项中的一个或多个：低频带接触表面，电耦合至所述电路元件的第一子集** <br>《未公开》 | [0034] “...the first input pad 204, the second input pad 222, the ground terminal pad 216, and the antenna pad 218 may be deposited on the first surface of the semiconductor substrate 242.” | 对比文件公开的输入/输出端口（如第一输入端口204、第二输入端口222、天线端口218）是以焊盘（pad）或焊球（WLCSP balls）的形式设置在衬底表面上（如第一表面），而不是如目标专利所限定的“布置在外围上的导电侧壁”的一部分。虽然这些端口通过电路与内部元件连接，但其物理位置和结构并非“侧壁上的接触表面”。 |
| **S: 高频带接触表面，电耦合至所述电路元件的第二子集** <br>《未公开》 | 同上。 | 理由同特征R。对比文件的高频带输入端口（如第二输入端口222）也是表面焊盘，而非侧壁接触表面。 |
| **T: 以及天线接触表面，被配置用于将所述电路元件的第一子集和所述电路元件的第二子集中的一个或多个电耦合至天线。** <br>《未公开》 | 同上。 | 理由同特征R。对比文件的天线端口（antenna pad 218）也是表面焊盘，而非侧壁接触表面。 |
<<<A>>><<<B>>><<<C>>><<<E>>><<<G>>><<<P>>><<<Q>>>
<<<d>>><<<f>>><<<h>>><<<i>>><<<j>>><<<m>>>