The Non oBviousness
Game
Invalidation of patent, the AI way
最新资讯
登录
登录
The Non oBviousness
Game
主页
历史访问项目
登录后查看历史访问项目
Search
返回项目页面
对比文件列表
暂无对比文件
请从左侧选择对比文件查看内容
权利要求与技术特征
权利要求 1
A
具有被配置为对第一周期信号进行分频以生成第一分频信号的第一分频器
B
具有被配置为对第二周期信号进行分频以生成第二分频信号的第二分频器
C
耦合到所述第一电路路径和所述第二电路路径,并且被配置为:比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位
D
以及如果所述第一感测信号和所述第二感测信号异相,则生成第一触发信号
E
耦合到所述相位检测电路,并且被配置为响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位
F
耦合到所述相位检测电路,其中所述相位检测电路被配置为:如果所述第一感测信号和所述第二感测信号异相则生成第二触发信号,并且其中所述第二脉冲抑制电路被配置为:响应于所述第二触发信号,而抑制所述第二周期信号的脉冲至少一个周期,以调节所述第二分频信号的相位。
权利要求 2
G
其中所述第一感测信号是所述第一分频信号,并且其中所述第二感测信号是所述第二分频信号。
权利要求 3
H
其中所述第一感测信号是所述第一分频信号的缓冲版本,并且其中所述第二感测信号是所述第二分频信号的缓冲版本。
权利要求 4
I
进一步包括: 第三分频器,被配置为对所述第一分频信号进行分频以生成第三分频信号,其中所述第一感测信号是所述第三分频信号
J
以及第四分频器,被配置为对所述第二分频信号进行分频以生成第四分频信号,其中所述第二感测信号是所述第四分频信号。
权利要求 5
K
其中所述第二脉冲抑制电路被配置为响应于所述第二触发信号而将所述第一分频信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。
权利要求 6
L
进一步包括: 第三脉冲抑制电路,耦合到所述相位检测电路,其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第三触发信号,并且其中所述第三脉冲抑制电路被配置为响应于所述第三触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。
权利要求 7
M
进一步包括: 第四脉冲抑制电路,耦合到所述相位检测电路,其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第四触发信号,并且其中所述第四脉冲抑制电路被配置为响应于所述第四触发信号而将所述第二分频信号的脉冲抑制至少一个周期以调节所述第四分频信号的相位。
权利要求 8
N
进一步包括: 第三分频器,被配置为对所述第一分频信号进行分频以生成第三分频信号,其中所述第一感测信号是所述第三分频信号的缓冲版本
O
以及第四分频器,被配置为对所述第二分频信号进行分频以生成第四分频信号,其中所述第二感测信号是所述第四分频信号的缓冲版本。
权利要求 9
P
进一步包括: 第三电路路径,具有被配置为对第三周期信号进行分频以生成第三分频信号的第三分频器,其中所述相位检测电路进一步耦合到所述第三电路路径并且进一步被配置为:比较基于所述第三分频信号的第三感测信号的相位与所述第一感测信号或所述第二感测信号的相位
Q
以及如果所述第三感测信号与所述第一感测信号或所述第二感测信号分别异相,则生成第二触发信号
R
以及第二脉冲抑制电路,耦合到所述相位检测电路,并且被配置为响应于所述第二触发信号而将所述第三周期信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。
权利要求 10
S
其中所述第一脉冲抑制电路包括:多个延迟触发器和与所述多个延迟触发器的输出对接的第一组合逻辑,用以基于所述第一周期信号和所述第一触发信号来生成门控脉冲
T
以及第二组合逻辑,与所述第一组合逻辑的输出和所述第一周期信号对接,并且被配置为基于所述门控脉冲来将所述第一周期信号的所述脉冲抑制所述至少一个周期。
权利要求 11
U
其中所述相位检测电路包括:异或逻辑,被配置为接收所述第一感测信号和所述第二感测信号
V
一个或多个低通滤波器,耦合到所述异或逻辑
W
以及一个或多个比较器,耦合到所述一个或多个低通滤波器,并且被配置为生成所述相位检测电路的包括所述第一触发信号的一个或多个输出。
权利要求 12
X
其中所述相位检测电路被配置为如果所述装置被复位或电力循环则比较所述第一感测信号的相位和所述第二感测信号的相位。
权利要求 13
Y
其中: 所述第一分频器包括被配置为生成所述第一分频信号的同相版本和正交版本的第一同相/正交分频器
Z
以及所述第二分频器包括被配置为生成所述第二分频信号的同相版本和正交版本的第二同相/正交分频器。