## 对比文件和目标专利名称
**对比文件名称**：2016-01-05_US9229718B_发明授权_US09229718B2 Method and apparatus for shuffling data
**目标专利名称**：482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B
**本次调用模型名称**：基于深度学习的大语言模型
## 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：《隐含公开》<br>所述装置包括：所述计算机系统中的第一多个位位置，所述第一多个位位置中的每个位位置均包括具有预定数目的位槽的寄存器 | **[0069]**："The integer register file 208 and the floating point register file 210 are also capable of communicating data with the other."<br>**[0071]**："In one embodiment, integer registers store 32 bit integer data. A register file of one embodiment also contains eight multimedia SIMD registers for packed data." | 对比文件公开了SIMD寄存器文件（SIMD registers），这些寄存器用于存储打包数据（packed data）。对比文件中的寄存器文件（register file）包含多个寄存器，每个寄存器可以存储多个数据元素（data elements），这与目标专利中"第一多个位位置，每个位位置均包括具有预定数目的位槽的寄存器"的概念类似。SIMD寄存器可以看作是一种位位置，其中包含多个位槽（数据元素位置）。因此，技术特征A被隐含公开。 |
| **技术特征B**：《隐含公开》<br>并且所述预定数目的位槽中的每个位槽均被配置为临时地存储预定数目的位的数据中的相应位 | **[0072]**："A shuffle operation, as in the packed byte shuffle for one embodiment, entails shuffling data segments from a first operand and rearranging one or more of the source data elements into a pattern specified by a set of masks in a second operand."<br>**[0086]**："Each data segment in the second operand 520 is also labeled with a data element position value in hex format. The data segments here are of equal length and each comprise of a single byte (8 bits) of data." | 对比文件公开了数据段（data segments）存储在操作数中，每个数据段由固定长度（如8位字节）组成，并且具有特定的数据元素位置。这与目标专利中"每个位槽均被配置为临时地存储预定数目的位的数据中的相应位"的概念相符。因此，技术特征B被隐含公开。 |
| **技术特征C**：《隐含公开》<br>所述预定数目的位对应于若干不同数据位宽度中的一个数据位宽度 | **[0043]**："In another embodiment, the number of bits in a mask can vary to accommodate the number of data elements available in the source data."<br>**[0079]**："For example, with a 128 bit source operand of packed bytes, at least four selection bits are needed as sixteen byte data elements are available for selection." | 对比文件公开了不同的数据元素大小（字节、字、双字、四字），并且掩码的位数可以根据数据元素的数目而变化。这隐含地表明数据可以具有不同的位宽度。因此，技术特征C被隐含公开。 |
| **技术特征D**：《未公开》<br>固定的位打包网络，被配置为在所述计算机系统中将所述预定数目的位从所述第一多个位位置打包到第二多个位位置 | 对比文件中没有明确公开"固定的位打包网络"这一特定结构。对比文件公开的是PSHUFB指令和基于掩码的数据洗牌操作，而不是专门用于打包和解包的固定位打包网络。 | 对比文件主要公开了SIMD指令集和执行单元，用于执行数据洗牌操作。虽然这些操作可以重新排列数据元素，但并不等同于目标专利中专门设计的"固定的位打包网络"来将位从第一多个位位置打包到第二多个位位置。技术特征D未被直接公开或隐含公开。 |
| **技术特征E**：《未公开》<br>其中所述固定的位打包网络被配置为通过将存储在所述第一多个位位置的每个相应位位置中的所述预定数目的位槽中的相同特定位槽位置中的所述预定数目的位中的所有位路由到所述第二多个位位置的特定位位置的寄存器的位槽中，来打包所述预定数目的位，以在所述第二多个位位置的相应的位位置中形成位束 | **[0087]**："The shuffle logic 530 selects data elements from the source data operand 520 based on the values in the mask operand 510 and arranges/shuffles the selected data elements into the appropriate positions in the resultant 540."<br>**[0086]**："The shuffle logic 530 of this embodiment also supports the flush to zero function of the shuffle instruction." | 对比文件中的洗牌逻辑（shuffle logic）根据掩码值选择和排列数据元素，但这与目标专利中"将相同特定位槽位置中的所有位路由到第二多个位位置的特定位位置的位槽中"的具体路由机制不同。对比文件没有公开"位束"的概念，也没有公开将所有相同位槽位置的位组合成束的机制。技术特征E未被直接公开或隐含公开。 |
| **技术特征F**：《未公开》<br>其中所述固定的位打包网络包括在所述第一多个位位置中的位槽与所述第二多个位位置中的位槽之间的固定的点对点连接 | **[0091]**："The circuit 600 of this embodiment includes a shuffle mask block, blocks to hold lower/upper packed data elements from source operands, a first plurality of eight to one (8:1) muxes for initial selection of data elements, another plurality of three to one (3:1) muxes for selection of upper and lower data elements, mux select & zero logic and a multitude of control signals." | 对比文件公开了使用多路复用器（muxes）进行数据选择的电路结构，而不是固定的点对点连接。对比文件中的多路复用器是根据控制信号动态选择的，这与目标专利中"固定的点对点连接"不同。技术特征F未被直接公开或隐含公开。 |
| **技术特征G**：《未公开》<br>并且被配置为：容纳输入到所述第一多个位位置的所述若干不同数据位宽度中的每一个 | 对比文件没有明确公开"容纳不同数据位宽度"的概念。对比文件主要关注固定大小（如字节）的数据洗牌操作。 | 技术特征G未被直接公开或隐含公开。 |
| **技术特征H**：《隐含公开》<br>并且将数据从所述第一多个位位置打包到所述第二多个位位置中 | **[0087]**："The shuffle logic 530 selects data elements from the source data operand 520 based on the values in the mask operand 510 and arranges/shuffles the selected data elements into the appropriate positions in the resultant 540." | 对比文件公开了将数据从源操作数洗牌/排列到结果操作数中，这隐含地包含数据从一组位置（源操作数）打包/移动到另一组位置（目的操作数）的概念。技术特征H被隐含公开。 |
| **技术特征I**：《未公开》<br>其中所述第二多个位位置中使用的位位置比所述第一多个位位置少 | 对比文件没有明确公开"第二多个位位置中使用的位位置比第一多个位位置少"的概念。对比文件的操作数通常具有相同的宽度。 | 技术特征I未被直接公开或隐含公开。 |
| **技术特征J**：《未公开》<br>还包括：包含在存储器设备内的所述第二多个位位置，其中所述存储器设备还被配置为存储所述位束 | 对比文件虽然提到了存储器（memory），但没有明确公开"第二多个位位置"位于"存储器设备"内的概念，也没有公开"位束"的概念。 | 技术特征J未被直接公开或隐含公开。 |
| **技术特征K**：《未公开》<br>其中所述第二多个位位置包括所述存储器设备中的多个存储器单元 | 对比文件提到了存储器设备，但没有明确公开"第二多个位位置包括存储器设备中的多个存储器单元"的概念。 | 技术特征K未被直接公开或隐含公开。 |
| **技术特征L**：《未公开》<br>其中位束中的位的数目对应于所述存储器设备的存储器数据字长 | 对比文件没有公开"位束"的概念，也没有公开位束大小与存储器字长之间的关系。 | 技术特征L未被直接公开或隐含公开。 |
| **技术特征M**：《隐含公开》<br>其中固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分 | **[0051]**："The system 100 includes a memory 120. Memory 120 can be a dynamic random access memory (DRAM) device, a static random access memory (SRAM) device, flash memory device, or other memory device."<br>**[0050]**："In one embodiment, the processor 102 includes a Level 1 (L1) internal cache memory 104." | 对比文件公开了计算机系统中的存储器路径（memory 120）和处理器的执行单元。执行单元中的洗牌逻辑可以被视为计算数据路径的一部分。因此，技术特征M被隐含公开。 |
| **技术特征N**：《直接公开》<br>其中所述第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成 | **[0037]**："Furthermore, embodiments of integrated circuit designs in accordance with the present inventions can be communicated or transferred in electronic form as a database on a tape or other machine readable media."<br>**[0037]**："As more and more computer systems are used in internet and multimedia applications, additional processor support has been introduced over time. For instance, Single Instruction, Multiple Data (SIMD) integer/floating point instructions and Streaming SIMD Extensions (SSE) are instructions that reduce the overall number of instructions required to execute a particular program task."<br>**[0056]**："One embodiment of data processing system 140 is an Intel® Personal Internet Client Architecture (Intel® PCA) applications processors with Intel XScale™ technology. Computer system 140 comprises a processing core 159 capable of performing SIMD operations including a shuffle." | 对比文件明确公开了SIMD（单指令多数据）操作和SIMD处理单元。多个段落明确提到SIMD指令、SIMD操作和SIMD处理核心。这与目标专利中"具有若干通道的单指令多数据SIMD单元"完全相同。技术特征N被直接公开。 |
| **技术特征O**：《未公开》<br>其中每一个位束具有的大小是所述SIMD单元的通道的数目的倍数 | 对比文件没有公开"位束"的概念，也没有公开位束大小与SIMD通道数目的倍数关系。 | 技术特征O未被直接公开或隐含公开。 |
| **技术特征P**：《隐含公开》<br>其中所述装置还可操作以用于解包操作，其中通过所述固定的位打包网络的反向操作，所述第二多个位位置中的位束被解包到所述第一多个位位置 | **[0127]**："The following general instruction sequence can be used to mix data from two operands: packed byte shuffle DATA A, MASK A; packed byte shuffle DATA B, MASK B; packed logical OR RESULTANT A, RESULTANT B."<br>**[0130]**："Thus data from multiple registers or memory locations can be rearranged into a desired pattern." | 对比文件公开了数据洗牌操作可以通过不同的掩码进行反向或不同的排列，并且数据可以从多个寄存器或存储器位置重新排列。虽然对比文件没有明确提到"解包"操作，但数据洗牌操作的本质包括重新排列数据，这隐含地包含反向操作的可行性。技术特征P被隐含公开。 |
## 总结
对比文件US09229718B2主要公开了一种SIMD数据洗牌指令（PSHUFB）和相关的执行电路，用于根据掩码重新排列打包数据中的数据元素。该对比文件与目标专利在技术领域上存在一定关联（都涉及数据处理和SIMD操作），但两者在技术方案的实质性特征上存在明显差异。
目标专利的核心创新在于"固定的位打包网络"，该网络专门设计用于将可变位宽度的数据位从第一多个位位置打包到第二多个位位置，并通过固定的点对点连接和位束形成机制实现高效的位打包/解包操作。相比之下，对比文件主要关注基于掩码的字节级数据洗牌操作和SIMD指令集的实现，而不是专门针对可变位宽度数据的固定打包网络。
<<<a>>><<<b>>><<<c>>><<<h>>><<<m>>><<<N>>><<<p>>>