**对比文件名称**：2006-04-13_发明申请_US20060076689A1 Damascene processes for forming conductive structures
**目标专利名称**：缩放布局设计中将虚栅极接地CN105981157B
**本次调用的模型名称**：DeepSeek最新版本模型
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《未公开》<br>包括：半导体器件有源区中的虚栅极 | 对比文件中提及“transistor gate structures 340”（例如第[0050]段），但这些是作为功能性晶体管的栅极描述的。文件未提及用于控制器件、需要被接地的“虚栅极(dummy gate)”概念。 | 目标专利说明书（见第[0046]段）明确指出，“虚栅极”是用于控制ESD或高速器件的额外栅极，需要被电耦合至地以防止浮动偏置电压激活器件。这是一种具有特定目的（非功能性的栅极结扎）的结构。对比文件（如第[0050]段）公开的“transistor gate structures”是构成晶体管的有源功能栅极，其作用与目标专利中需要被接地的“虚栅极”不同，本领域技术人员无法从对比文件毫无疑义地得出或合理推断出“虚栅极”这一特定技术特征。因此，技术特征A未被公开。 |
| 技术特征B《未公开》<br>毗邻于所述虚栅极的第一有源触点 | 对比文件图2(a)及对应描述（第[0039]段）显示了“active-device regions 18”以及“conductive plugs 20”电连接到这些有源区。文中描述了“active-device regions 18, which comprise conductively doped regions of the substrate 12”。 | 目标专利中“第一有源触点”明确指代毗邻虚栅极并用于后续接地连接的触点（如MD1触点）。对比文件确实公开了有源器件区域（active-device regions）以及连接到它们的导电插塞（conductive plugs 20）。然而，对比文件并未描述这些有源区或触点与一个需要接地的“虚栅极”相毗邻。技术特征B的核心在于与“虚栅极”的毗邻关系，而对比文件未公开“虚栅极”，自然也未公开与其毗邻的触点。因此，技术特征B未被公开。 |
| 技术特征C《未公开》<br>所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口 | 对比文件描述了在绝缘层（如“insulation layer 32”）中形成开口（如“openings 42”）（见第[0040]段，图2(a)）。 | 对比文件公开了在绝缘层上形成开口的通用工艺。然而，目标专利的技术特征C限定了该电介质层和开口位于“虚栅极和所述第一有源触点上”。由于对比文件既未公开“虚栅极”，也未公开与“虚栅极”毗邻的“第一有源触点”，因此本领域技术人员无法从对比文件推断出在“虚栅极和第一有源触点上”形成具有开口的电介质层这一特定布局结构。该特征未被公开。 |
| 技术特征D《隐含公开》<br>沉积于所述开口的侧壁上的第一隔离层 | “The side walls 43 of each opening 42 may be lined with an insulative material ... to form spacers 44”（第[0041]段，图2(b)）。<br>“The side walls of the openings are lined with a material that, when exposed to an etchant, may be etched at a slower rate than the material of the laterally adjacent insulation layer is etched. The lining is also referred to herein as a side wall spacer.”（第[0012]段）。 | 对比文件明确公开了在绝缘层开口的侧壁上沉积绝缘材料以形成间隔物（spacer），该间隔物作为保护衬里，用于在后续蚀刻步骤中保护相邻的导电结构。这与目标专利中“第一隔离层”（如内衬600或1200）在开口侧壁上起到的隔离作用（将堆叠式触点与栅极隔离）在结构和功能上实质相同。本领域技术人员能够从对比文件公开的“侧壁衬里/间隔物”毫无疑义地得出“沉积于开口侧壁上的隔离层”这一技术特征。因此，技术特征D被直接公开。但根据宽松的隐含公开判断标准，即使认为作用不完全相同（对比文件中间隔物主要服务于自对齐接触蚀刻工艺，而目标专利中隔离层直接用于触点间的电隔离），该特征也必然被隐含公开。 |
| 技术特征E《隐含公开》<br>形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点 | “a quantity of a suitable electrically conductive material ... may be introduced into each opening 42 to form a wiring line 21 therein”（第[0042]段，图2(c)）。<br>“a conductive structure 195 may be formed in the self-aligned opening 190”（第[0038]段，图1(i)）。 | 对比文件公开了在绝缘层的开口中填充导电材料以形成导电结构（如导线21、接触插塞195、295）。这些导电结构通过开口与下层的导电结构（如导电插塞20、225或有源区325）实现电连接。虽然对比文件未使用“堆叠式触点”这一术语，但其描述的“在开口中形成的、电耦合至下层导电结构（相当于有源触点）的导电结构”在物理结构和电学连接关系上，与本领域技术人员所理解的“堆叠式触点”相同。因此，技术特征E被隐含公开。 |
| 技术特征F《隐含公开》<br>沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离 | “An insulative cap 154 may be formed ... so as to substantially insulate the corresponding conductive structure 160.”（第[0033]段，图1(f)）。<br>“an insulative cap 23 over each wiring line 21”（第[0043]段，图2(d)）。<br>“The caps and spacers together form a protective layer around the adjacent conductive lines or other conductive structures.”（第[0015]段）。 | 对比文件明确公开了在导电结构（如160， 21）的表面上形成绝缘帽层（insulative cap， 如154， 23）。该帽层与侧壁上的间隔物（spacer）共同构成围绕导电结构的保护层，起到电绝缘作用。目标专利中的“盖层”（如内衬1600）同样沉积在堆叠式触点表面，与侧壁隔离层共同实现电隔离。两者作用相同。虽然对比文件中保护层隔离的对象是相邻的其他导电结构（如另一导线或接触插塞），而目标专利中隔离的是“虚栅极”，但由于“虚栅极”本身未被公开，隔离对象的差异不影响“盖层+侧壁隔离层”这一组合结构及其隔离功能的公开。因此，在“盖层”和“隔离作用”方面，技术特征F被隐含公开。 |
| 技术特征G《未公开》<br>以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。 | 对比文件描述了在自对齐开口中形成导电接触插塞（如195， 295， 395），这些插塞可以穿过上层绝缘层（如170， 270， 370）并与下层结构连接（第[0038]， [0049]， [0050]段）。 | 技术特征G是一个组合特征，其核心在于：1) 存在一个“第一通孔”；2) 该通孔同时落在“虚栅极”和“第一堆叠式触点”上；3) 其目的是将两者电耦合以使“虚栅极接地”。对比文件公开了形成导电接触插塞（可视为通孔），但从未描述一个通孔同时落在栅极（无论是功能栅极还是虚栅极）和一个堆叠式触点（或类似结构）上。更重要的是，对比文件中通孔/插塞的作用是形成独立的电连接（如连接到有源区或下层导线），而不是为了将栅极接地。目标专利中“使虚栅极接地”是明确的技术目的。因此，该特定的结构组合和功能目的均未被对比文件公开。 |
| 技术特征H《未公开》<br>其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。 | 无相关内容。 | 对比文件完全没有提及在栅极（无论是何种栅极）和通孔/接触插塞之间设置一个独立的“栅极触点”，也没有提及该触点具有“第二隔离层”以及“被自对齐到第一有源触点及第一堆叠式触点”这些具体的结构关系和工艺特征。该特征未被公开。 |
| 技术特征I《未公开》<br>其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点 | 对比文件图2(a)显示了多个“active-device regions 18”（第[0039]段）。 | 对比文件公开了半导体器件中可以存在多个有源器件区域。然而，技术特征I明确限定了“第二有源触点”是“毗邻于所述虚栅极”的。由于“虚栅极”未被公开，因此“毗邻于虚栅极的第二有源触点”这一具有位置关联限定的特征也无法从对比文件中得出或推断。该特征未被公开。 |
| 技术特征J《未公开》<br>以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。 | 对比文件图1(i), 2(f), 3(d), 4示出了多个导电结构（如195， 36， 295， 395）相邻排列，它们通过保护层（间隔物和帽层）相互电隔离。 | 对比文件公开了多个导电结构（可视为触点或插塞）相邻并通过保护层实现电隔离。然而，技术特征J包含非常具体的位置和关联关系：1）“相邻的堆叠式触点”电耦合至“第二有源触点”（未公开）；2）该触点与“第一通孔”（具有特定结构的未公开特征）自对齐。这些具体限定构成了一个未被对比文件公开的特定布局方案。虽然隔离的“概念”被公开，但实现该隔离的特定结构关系未被公开。 |
| 技术特征K《未公开》<br>其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。 | 无相关内容。 | 该特征描述了第一通孔、栅极触点、第一隔离层和第一有源触点之间非常精细的自对齐和交叠关系，以实现特定的局部电隔离效果。对比文件完全没有涉及这些具体细节。该特征未被公开。 |
| 技术特征L《未公开》<br>其特征在于，进一步包括：有源栅极 | 对比文件公开了“transistor gate structures 340”（第[0050]段，图4），这是功能性的晶体管栅极。 | 从字面看，对比文件公开了晶体管栅极，这可以对应于“有源栅极”。然而，在目标专利的语境下（见说明书多处，如第[0053]段），其权利要求中区分了“虚栅极”和“有源栅极”，表明“有源栅极”是相对于“虚栅极”而言的功能性栅极。对比文件虽然公开了功能性栅极，但并未在同一个权利要求语境中与“虚栅极”进行区分。从严谨的专利权利要求解释角度，此处的“有源栅极”是作为与“虚栅极”并列的、器件中另一类栅极组件提出的。由于对比文件未公开“虚栅极”，因此其公开的栅极结构并不能直接对应于权利要求中作为补充组件出现的“有源栅极”。该特征未被公开。 |
| 技术特征M《未公开》<br>毗邻于所述有源栅极的第二有源触点 | 对比文件图4显示了“active device regions 325”与“transistor gate structures 340”相邻（第[0050]段）。 | 对比文件公开了有源器件区域与晶体管栅极结构相邻。这类似于“有源触点毗邻于有源栅极”。但是，同技术特征L的理由，此处的“有源栅极”和“第二有源触点”是在包含“虚栅极”的权利要求语境中出现的特定组件。由于该语境未被建立，且“第二有源触点”的指代不明确，该特征未被公开。 |
| 技术特征N《未公开》<br>第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层 | 无相关内容。 | 对比文件未提及与“有源栅极”相邻的、具有特定“第二隔离层”的“第二堆叠式触点”。该特征未被公开。 |
| 技术特征O《未公开》<br>以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。 | 无相关内容。 | 对比文件未提及电耦合至栅极且与另一堆叠式触点自对齐的通孔。该特征未被公开。 |
| 技术特征P《未公开》<br>其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。 | 无相关内容。 | 对比文件是关于半导体制造工艺和结构的，并未提及将所制造的器件集成到任何具体的终端产品中。该应用特征未被公开。 |
<<<d>>><<<e>>><<<f>>>