对比文件名称：US7091783B2_Description_20260218_1808
目标专利名称：具有改进的电源噪声抑制的可变增益放大器CN108352836B
模型名称：DeepSeek最新版本
特征比对表格：
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 特征A：包括：包括第一栅极、第一源极、以及第一漏极的第一场效应晶体管FET，《直接公开》 | 图2及对应说明：“VGA 200 has ... differential transistor pairs M6, M7 ...”（参见图2） | 对比文件图2公开了可变增益放大器200，其包含由M6和M7构成的差分对晶体管。其中，晶体管M6具有栅极、源极和漏极，对应于目标专利的第一FET。因此，特征A被直接公开。 |
| 特征B：其中所述第一栅极被配置成接收第一差分信号的正分量，《直接公开》 | 图2及对应说明：“VIP is applied to the gates of M6...”（参见图2） | 对比文件图2及说明明确指出，差分输入信号VIP（正分量）被施加到晶体管M6的栅极。因此，特征B被直接公开。 |
| 特征C：并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间，《直接公开》 | 图2及对应说明：“Each transconductance load device is a MOSFET whose source is connected to the drain of one of the transistors in each differential pair and whose source and gate are both connected to reference voltage VDD... Each current sink is connected between the sources of both transistors in one of the differential pairs and reference voltage VSS (e.g., ground). In particular, ... the source of M4 is connected to the drains of M6 ... current sink 102 is connected to a node shared by the sources of M6 and M7...”（参见图2及对应描述） | 对比文件图2中，M6的漏极连接到负载器件M4的源极，而M4的源极和栅极连接到参考电压VDD（第一电压轨）。M6的源极连接到电流源102，而电流源102连接到VSS（例如，地，即第二电压轨）。因此，M6的源极和漏极串联在VDD（通过M4）和VSS（通过电流源102）之间，即耦合在第一电压轨（VDD）与第二电压轨（VSS/地）之间。因此，特征C被直接公开。 |
| 特征D：包括第二栅极、第二源极、以及第二漏极的第二FET，《直接公开》 | 图2及对应说明：“VGA 200 has ... differential transistor pairs M6, M7 ...”（参见图2） | 对比文件图2公开了由M6和M7构成的差分对晶体管。其中，晶体管M7具有栅极、源极和漏极，对应于目标专利的第二FET。因此，特征D被直接公开。 |
| 特征E：其中所述第二栅极被配置成接收所述第一差分信号的负分量，《直接公开》 | 图2及对应说明：“VIN is applied to the gates of M7...”（参见图2） | 对比文件图2及说明明确指出，差分输入信号VIN（负分量）被施加到晶体管M7的栅极。因此，特征E被直接公开。 |
| 特征F：，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间，《直接公开》 | 图2及对应说明：“Each transconductance load device is a MOSFET whose source is connected to the drain of one of the transistors in each differential pair...the source of M5 is connected to the drains of M7... Each current sink is connected between the sources of both transistors in one of the differential pairs and reference voltage VSS (e.g., ground). In particular, ... current sink 102 is connected to a node shared by the sources of M6 and M7...”（参见图2及对应描述） | 对比文件图2中，M7的漏极连接到负载器件M5的源极，而M5的源极和栅极连接到参考电压VDD（第一电压轨）。M7的源极连接到电流源102，而电流源102连接到VSS（例如，地，即第二电压轨）。因此，M7的源极和漏极串联在VDD（通过M5）和VSS（通过电流源102）之间，即耦合在第一电压轨（VDD）与第二电压轨（VSS/地）之间。因此，特征F被直接公开。 |
| 特征G：直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器，《未公开》 | 无 | 对比文件中未公开任何电容器直接耦合在某个电压轨与M6（第一FET）的源极之间。对比文件图3中的电容器CL1连接在VSS（地）与输出节点VON之间，而VON是M6和M8的漏极节点，并非M6的源极。因此，特征G既未被直接公开，也未被隐含公开。 |
| 特征H：以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器，《未公开》 | 无 | 对比文件中未公开任何电容器直接耦合在某个电压轨与M7（第二FET）的源极之间。对比文件图3中的电容器CL2连接在VSS（地）与输出节点VOP之间，而VOP是M7和M9的漏极节点，并非M7的源极。因此，特征H既未被直接公开，也未被隐含公开。 |
| 特征I：，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。《未公开》 | 无 | 对比文件中仅提及电压参考VDD和VSS，并未提及存在第三电压轨、第二电源电压以及它们基于第四电压轨生成。因此，特征I既未被直接公开，也未被隐含公开。 |
| 特征J：其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。《未公开》 | 无 | 对比文件中未提及输入信号VIP和VIN是基于电源电压VDD生成的。它们作为差分输入信号被直接施加到晶体管栅极，其来源未说明。因此，特征J既未被直接公开，也未被隐含公开。 |
| 特征K：其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。《未公开》 | 无 | 对比文件中未提及任何用于生成差分输入信号VIP和VIN的前级电路。因此，特征K既未被直接公开，也未被隐含公开。 |
| 特征L：其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。《未公开》 | 无 | 对比文件中未比较不同电压轨的电源噪声大小。虽然提到连接负载器件栅极到VDD会限制电源抑制（见背景技术），但未提及存在第三电压轨及其与第一电压轨的噪声比较。因此，特征L既未被直接公开，也未被隐含公开。 |
| 特征M：其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。《未公开》 | 无 | 对比文件中未公开任何分压器结构，也未提及通过分压器生成的偏置电压来控制电容器的电容值。电容器CL1和CL2的电容值是通过控制信号310调整电流源I1来间接调节的（通过影响M2/M3的电阻），而非通过一个偏置电压直接偏置电容器本身。因此，特征M既未被直接公开，也未被隐含公开。 |
| 特征N：其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。《直接公开》 | 图3及对应说明：“circuit 300 has a pair of variable capacitors CL1-2 connected between reference voltage VSS (e.g., ground) and the output nodes VOP and VON, respectively.”（参见图3） | 对比文件图3及说明明确指出，电路300包含一对可变电容器CL1和CL2。因此，特征N被直接公开。 |
| 特征O：其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。《未公开》 | 无 | 对比文件中仅提及可变电容器CL1和CL2，但未公开其内部结构由多组可选电容路径构成，也未公开这些电容器是耦合在电压轨与FET的源极之间。因此，特征O既未被直接公开，也未被隐含公开。 |
| 特征P：其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。《未公开》 | 无 | 对比文件图2中，晶体管M6和M7的源极共同连接到电流源102的同一节点，两者之间没有耦合电阻器。因此，特征P既未被直接公开，也未被隐含公开。 |
| 特征Q：其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器，《未公开》 | 无 | 对比文件图2中，在第一电压轨VDD与第一FET M6的漏极之间没有电阻器。M6的漏极连接到负载晶体管M4的源极。因此，特征Q既未被直接公开，也未被隐含公开。 |
| 特征R：耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器，《未公开》 | 无 | 对比文件图2中，在第一电压轨VDD与第二FET M7的漏极之间没有电阻器。M7的漏极连接到负载晶体管M5的源极。因此，特征R既未被直接公开，也未被隐含公开。 |
| 特征S：其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的，《未公开》 | 无 | 由于特征Q中的第一电阻器未被公开，且输出信号VON是在M6和M8的漏极共享的节点生成，该节点与M4的源极相连，而非在电阻器与漏极之间。因此，特征S既未被直接公开，也未被隐含公开。 |
| 特征T：以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。《未公开》 | 无 | 由于特征R中的第二电阻器未被公开，且输出信号VOP是在M7和M9的漏极共享的节点生成，该节点与M5的源极相连，而非在电阻器与漏极之间。因此，特征T既未被直接公开，也未被隐含公开。 |
| 特征U：其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间，《未公开》 | 无 | 对比文件中，电流源102和104（参见图2）用于为差分对提供尾电流。虽然电流源在集成电路中通常由FET实现，但对比文件说明书和附图均未明确公开电流源102是由一个栅极接收偏置电压的FET构成，也未明确其源极和漏极如何与M6串联。说明书仅描述“current sink 102 is connected to a node shared by the sources of M6 and M7”，未揭示其内部FET结构。因此，特征U既未被直接公开，也未被隐含公开。 |
| 特征V：以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。《未公开》 | 无 | 同特征U，电流源104的结构未明确公开为FET。因此，特征V既未被直接公开，也未被隐含公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<N>>>