**对比文件名称**：2012-06-28_US2012166685A_发明申请_US20120166685A1 SELECTIVELY ENABLING A HOST TRANSFER INTERRUPT
**目标专利名称**：186双处理器系统的存储器存取CN107111577B
**本次调用的模型名称**：DeepSeek-R1
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其中，所述存储器被用作两个处理器针对指令和数据的公共存储器，<br>**未被公开** | 未引用到相关内容。 | **论述**：对比文件（图1及[0009]-[0011]段）描述了一个存储系统，包括主机设备60（含非易失性存储控制器70）和独立的非易失性存储设备10（含设备控制器30和非易失性存储器20）。数据在主机控制器70和存储设备10之间传输。该文件未描述两个处理器共享同一个存储器作为指令和数据的公共存储器。目标专利（说明书[0002]-[0003]，[0024]-[0025]段）明确强调其发明背景和核心在于两个处理器（如DSP和RISC）从**同一个**外部闪存13获取指令，并需要协调对该共享存储器的存取以避免冲突。对比文件的系统架构（主机-存储设备）与目标专利的双处理器共享存储架构不同，因此本领域技术人员无法从对比文件中得出特征A的技术方案。 |
| **技术特征B**：并且两个处理器从所述存储器获取它们的指令，<br>**未被公开** | 未引用到相关内容。 | **论述**：如特征A所述，对比文件未描述任何处理器从存储器获取指令。其存储器20用于存储用户数据，控制器30和70执行控制逻辑和数据处理。目标专利（说明书[0003]，[0025]段）的核心问题正是两个处理器从相同的存储器（闪存13）获取指令所带来的存取协调难题。对比文件未涉及此技术问题或架构，因此特征B未被公开。 |
| **技术特征C**：在所述第二处理器处从所述第一处理器接收将存储到所述存储器的数据，<br>**未被公开** | 未引用到相关内容。 | **论述**：对比文件中，数据是在主机设备60（例如计算机）和非易失性存储设备10之间传输（[0010]-[0011]段）。这是典型的主机-外设数据存储操作，而非两个协同工作的处理器（如目标专利中的跟踪处理器和通用处理器）之间的内部数据传输。目标专利（说明书[0027]，[0030]段）明确描述了由跟踪处理器（第一处理器）生成、然后传送给通用处理器（第二处理器）进行存储的数据流程。对比文件没有公开这种在双处理器系统内部，一个处理器从另一个处理器接收待存储数据的技术特征。 |
| **技术特征D**：由所述第二处理器禁用所述第一处理器的操作，<br>**未被公开** | 未引用到相关内容。 | **论述**：对比文件涉及的是存储设备控制器30选择性响应（屏蔽）来自其内部传输硬件110的中断（[0017]段）。这属于一个控制器管理自身中断响应的行为。目标专利（说明书[0027]，[0032]段及权利要求）描述的是第二处理器（通用处理器）主动禁用第一处理器（跟踪处理器）的操作，例如发出暂停命令、关闭处理器或防止其从闪存读取，目的是避免存储器冲突。这是一种处理器对另一个处理器的主动控制行为，与对比文件中控制器管理自身中断的机制有本质区别。因此，特征D未被公开。 |
| **技术特征E**：禁用所述第二处理器的中断，<br>**未被公开** | 未引用到相关内容。 | **论述**：对比文件描述了控制器30可以“mask”（屏蔽）中断位，从而选择不响应传输硬件生成的中断（[0017]-[0018]段）。这是一种**选择性不处理**已发生中断的机制。目标专利（说明书[0024]，[0032]段及权利要求）中的“禁用中断”是指在执行关键操作（如数据存储）**之前**，主动禁止中断发生，以确保该段关键代码（如闪存写入）不被任何中断打断。两者目的和时序不同：对比文件是为了减少不必要的中断处理以提高效率；目标专利是为了确保一段操作的原子性。本领域技术人员无法从对比文件的“屏蔽中断”毫无疑义地得出目标专利中“在执行存储操作前禁用中断”的技术方案。 |
| **技术特征F**：由所述第二处理器将所述数据存储到所述存储器，<br>**隐含公开** | [0010]段：...the device controller 30 may request a host transfer to acquire the data from the host to be written to the memory storage.<br>[0013]段：...the transfer hardware can execute the host transfer at block 240. | **论述**：对比文件公开了设备控制器（device controller 30）可以请求主机传输以从主机获取数据，并将数据写入存储器（[0010]段），以及传输硬件执行主机传输（[0013]段）。在对比文件的系统中，设备控制器30负责管理向非易失性存储器20写入数据的操作。虽然对比文件中的“第二处理器”是设备控制器30，其存储的数据来自外部主机，而目标专利中第二处理器存储的数据来自第一处理器，但“将数据存储到存储器”这一核心动作本身在对比文件中已被公开。本领域技术人员可以理解，无论数据来源是外部主机还是内部另一处理器，执行存储操作的处理器（控制器）将数据写入存储器的步骤是相同的。因此，该特征被对比文件隐含公开。 |
| **技术特征G**：启用所述第二处理器的中断，<br>**隐含公开** | [0017]段：...the enablement or disablement of an interrupt refers to whether the controller responds to an interrupt generated by the transfer hardware. In this embodiment, whether the controller 100 responds to the interrupt generated by the transfer hardware 110 is controlled by masking or unmasking the interrupt bit(s)...<br>[0018]段：If the controller determines that an interrupt is necessary at block 340, the controller unmasks the interrupt bit(s) at block 350... | **论述**：对比文件明确描述了控制器可以通过“unmasking the interrupt bit(s)”来使能中断，即允许控制器响应传输硬件产生的中断（[0017]-[0018]段）。虽然对比文件中的“启用中断”是指解除屏蔽以恢复对中断的响应，而目标专利可能是指在禁用中断后重新允许中断发生，但两者在“使处理器能够处理中断”这一功能效果上是相同或等同的。本领域技术人员可以从对比文件公开的“unmask interrupt bits”直接且毫无疑义地得出“启用中断”的技术手段。因此，该特征被对比文件隐含公开。 |
| **技术特征H**：以及启用所述第一处理器。<br>**未被公开** | 未引用到相关内容。 | **论述**：如特征D所述，对比文件完全没有涉及一个处理器启用另一个处理器的操作。目标专利（说明书[0026]，[0034]段）中，在数据存储完成后，由第二处理器（通用处理器）重新启用第一处理器（跟踪处理器）。这是对特征D中“禁用”操作的逆向恢复步骤，是双处理器协调存取流程的关键环节。对比文件仅涉及单个控制器自身的中断管理，未涉及对另一个独立处理器的启停控制，因此特征H未被公开。 |
| **技术特征I**：还包括以下的步骤：确定所述第一处理器被禁用的时段。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0028]，[0035]段）描述了第二处理器监测第一处理器中断被禁用的时间（时段）。对比文件全文未提及任何关于监测一个处理器被另一个处理器禁用的时间段的内容。对比文件关注的是基于命令类型、队列状态等条件决定是否启用中断，而非监测处理器被禁用的时长。因此，特征I未被公开。 |
| **技术特征J**：还包括以下的步骤：如果所述时段大于门限，则执行所述第一处理器的重置。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0028]，[0035]段）描述了如果第一处理器被禁用的时段超过门限（如50ms），则重置该处理器。对比文件未涉及任何根据处理器禁用时间进行重置的操作。因此，特征J未被公开。 |
| **技术特征K**：还包括以下的步骤：使用所述第二处理器，监测所述第一处理器的状态。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0031]，[0036]段）描述了第二处理器启动状态机以监测第一处理器的状态。对比文件未涉及一个处理器监测另一个处理器状态的技术内容。因此，特征K未被公开。 |
| **技术特征L**：还包括以下的步骤：如果所述第一处理器的所述状态在超过门限时间的时间内都没有发生改变，则执行对所述第一处理器的重置。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0031]，[0036]段）描述了如果第一处理器状态在超过门限时间（如2秒）内未改变，则执行重置。对比文件未涉及任何基于处理器状态无变化而触发重置的逻辑。因此，特征L未被公开。 |
| **技术特征M**：其中，所述系统是GNSS接收器，以及所述第一处理器在执行跟踪操作。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0004]，[0024]，[0029]段）明确其应用场景是GNSS接收器，且第一处理器是执行跟踪操作的DSP。对比文件涉及的是通用的数据存储系统（如SSD、硬盘），与GNSS接收器或卫星信号跟踪处理无关。因此，特征M未被公开。 |
| **技术特征N**：其中，所述门限是50ms。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0035]段）将禁用时段的门限示例为50ms。对比文件未提及任何与50ms相关的门限值。因此，特征N未被公开。 |
| **技术特征O**：其中，所述门限时间是2秒。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0036]段）将状态无变化的门限时间示例为2秒。对比文件未提及任何与2秒相关的门限值。因此，特征O未被公开。 |
| **技术特征P**：其中，所述第一处理器和所述第二处理器处于单个集成电路封装中。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0024]段）描述了第一和第二处理器通常集成在单个集成电路封装中。对比文件中的主机控制器70和存储设备控制器30分别位于主机设备60和存储设备10中，是物理上分离的组件，并未集成在单个封装内。因此，特征P未被公开。 |
| **技术特征Q**：还包括以下的步骤：在禁用所述第一处理器之前，确定所述第一处理器的稳定性，并且仅在其稳定时，才禁用所述处理器。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0030]-[0031]，[0038]段）描述了在禁用跟踪处理器之前，需要确定接收器（或处理器）是稳定的，例如通过连续有效位置输出来判断。对比文件完全未涉及在禁用任何处理器或操作前进行稳定性检查的内容。因此，特征Q未被公开。 |
| **技术特征R**：其中，确定所述第一处理器的所述稳定性包括：将连续位置计算的数量与门限进行比较，其中，如果连续位置计算的所述数量超过所述门限，则确定所述第一处理器是稳定的。<br>**未被公开** | 未引用到相关内容。 | **论述**：该特征是特征Q的具体实现方式，涉及GNSS接收器中特定的稳定性判断方法（连续位置计算）。对比文件与GNSS接收器无关，也自然不会公开基于连续位置计算数量的稳定性判断。因此，特征R未被公开。 |
| **技术特征S**：其中，确定所述第一处理器的所述稳定性包括：将自从所述处理器上一次被禁用以来的时间与门限进行比较，其中，如果所述时间大于所述门限，则确定所述第一处理器是稳定的。<br>**未被公开** | 未引用到相关内容。 | **论述**：该特征是特征Q的另一种具体实现方式。对比文件未涉及任何关于处理器上次被禁用的时间记录或比较。因此，特征S未被公开。 |
| **技术特征T**：其中，确定所述第一处理器的所述稳定性包括：验证在下一调度事件之前有足够的时间来完成对所述数据的存储。<br>**未被公开** | 未引用到相关内容。 | **论述**：该特征是特征Q的又一种具体实现方式。对比文件未涉及任何关于验证在下一调度事件前是否有足够时间完成存储操作的内容。因此，特征T未被公开。 |
| **技术特征U**：还包括以下的步骤：向要被存储的数据分配优先级，并且以至少部分地按照所述优先级规定的顺序来存储数据。<br>**未被公开** | 未引用到相关内容。 | **论述**：目标专利（说明书[0039]-[0040]段）描述了向待存储数据分配优先级，并按优先级顺序存储。对比文件虽然提到了命令队列（command queue 50）和传输队列（transfer queue 90），但未提及为数据或命令分配优先级并按优先级处理的机制。其选择性中断的决策基于命令类型（读/写）、命令大小、队列是否将满等条件（[0022]-[0025]段），而非基于数据优先级。因此，特征U未被公开。 |
**结论**：对比文件US2012/0166685A1 **未直接公开** 目标专利CN107111577B的任何权利要求技术特征。对比文件 **隐含公开** 了技术特征F（将数据存储到存储器）和技术特征G（启用中断）。
<<<f>>><<<g>>>