对比文件名称：2005-12-22_发明申请_US20050283743A1 Method for generating hardware information
目标专利名称：用于传感器数据的超低电力处理的算法引擎CN106716298B
本次调用的模型名称：deepseek-chat
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A《隐含公开》**<br>由通用处理器配置传感器融合引擎。 | [0047]段: “This data processing device 1 is a processing unit (PU) integrated on a chip, and includes a reconfigurable region 10, a general-purpose processor (hereinafter simply “processor”) 15, such as a RISC, with a function for reconfiguring the reconfigurable region 10...” | 目标专利中，通用处理器配置传感器融合引擎，即设置其工作模式和参数。对比文件中，通用处理器15同样具有配置（reconfiguring）可重构区域10的功能。可重构区域10由多个PE组成，通过加载配置数据可以构建执行特定算法（如传感器数据处理算法）的数据路径（见[0060]-[0062]段），这实质上构成了一个可配置的硬件处理引擎。虽然对比文件未明确称之为“传感器融合引擎”，但其“可重构区域”在配置后用于执行特定算法（包括可能的数据处理算法），其功能与传感器融合引擎（一种执行特定算法的硬件引擎）实质相同。本领域技术人员可以理解，为了执行传感器数据处理任务，通用处理器需要对执行该任务的硬件引擎进行配置，这是实现其功能的必然步骤。因此，对比文件隐含公开了“由通用处理器配置传感器融合引擎”这一特征。 |
| **技术特征B《隐含公开》**<br>所述传感器融合引擎包括用于执行多个传感器数据处理算法中的每一者的专用硬件电路。 | [0047]段: “The matrix 10 includes a plurality of processing elements (PE) 21 disposed in two dimensions... The PE 21 may be elements whose functions can be freely set using a look up table or the like.”<br>[0048]段: “...by dividing the elements into functional groups roughly, such as elements for arithmetic and logical operations, elements for delaying, elements for memory, elements for issuing or generating addresses for inputting or outputting data, elements for inputting or outputting data, and the like, and disposing elements with internal circuitry suited to the respective functions and processing in such groups.”<br>[0052]段: “These PE 21b shown in FIG. 2 are computational PE with a construction suited to arithmetic operations and logic operations.” | 目标专利中，传感器融合引擎包含用于执行多个传感器数据处理算法的专用硬件电路（硬件宏）。对比文件中，可重构区域10包含多种具有特定内部电路结构的处理元素（PE），例如用于算术和逻辑运算的PE（图2）、用于地址生成的PE（图3）。这些PE的功能可以通过配置数据设置（[0047]段），从而构成执行特定算法的专用硬件电路。通过组合这些PE，可以形成执行特定算法（如循环处理算法，见[0060]-[0062]、[0069]段）的数据路径。虽然对比文件未明确提及“传感器数据处理算法”，但其描述的可重构硬件用于执行从高级语言（如C语言）描述的算法（见[0002]、[0007]段），这当然可以包括传感器数据处理算法。本领域技术人员可以合理推断，为了高效执行传感器数据处理算法，可以将其映射到由这些专用硬件电路（PE）构成的数据路径上。因此，该特征被对比文件隐含公开。 |
| **技术特征C《隐含公开》**<br>其中所述多个传感器数据处理算法包括用于从多个传感器融合传感器数据的算法。 | [0002]段: “The present invention relates to the configuration of an integrated circuit for executing a specification provided in a high-level language such as C and to the designing of such an integrated circuit.”<br>[0060]段: “...during the parse of the algorithm described in the program 61, when it is judged that a part of the algorithm is a loop process where a specified process (a first process) is repeatedly carried out...”<br>[0069]段及图10: 描述了将循环算法（例如加法）转换为在可重构区域10中实现的数据路径91进行处理。 | 目标专利中，传感器数据处理算法包括传感器数据融合算法。对比文件的核心是生成硬件信息以在可重构硬件（如PU 1）上高效执行算法，特别是循环算法（如[0060]段及图8、10所示的数组加法循环）。虽然对比文件没有明确列举“传感器数据融合算法”，但其方法适用于将用高级语言（如C语言）编写的算法转换为硬件实现（[0002]段）。传感器数据融合算法（例如，卡尔曼滤波、运动检测）本质上也属于数据处理算法，通常涉及对多个传感器输入数据进行计算和组合。本领域技术人员可以理解，此类算法完全可以用高级语言描述，并利用对比文件公开的方法，通过配置可重构区域中的专用硬件电路（PE）来执行。因此，对比文件隐含公开了传感器融合算法可以作为其可执行算法的一种。 |
| **技术特征D《未公开》**<br>根据所述配置，将所述通用处理器置于低电力睡眠模式中。 | 无相关内容。 | 对比文件全文未提及通用处理器15在配置可重构区域或其他组件后进入“低电力睡眠模式”或任何类似的省电状态。对比文件中的通用处理器15始终处于活动状态，用于控制可重构区域的配置（[0047]段）、生成执行程序64（[0060]段）并控制数据流（例如，通过加载配置信息的时机接口[0060]段）。目标专利的核心优势之一是通过使通用处理器睡眠来节省功耗，而这一思想在对比文件中完全没有体现。因此，该特征未被对比文件公开。 |
| **技术特征E《未公开》**<br>响应于来自多个传感器中的至少一者的中断，唤醒外围控制器。 | 无相关内容。 | 对比文件未涉及任何来自传感器的中断信号，也未描述任何组件（如外围控制器）响应于此类中断而被“唤醒”的机制。对比文件中的数据输入来源于外部存储器2（[0047]、[0050]段），数据加载由处理器15和配置的地址生成PE控制，并非由传感器中断触发。因此，该特征未被对比文件公开。 |
| **技术特征F《未公开》**<br>在唤醒之后，当所述通用处理器处于所述低电力睡眠模式中时，以所述外围控制器读取所述多个传感器中的每一者所产生的数据且将所述数据存储到伴随存储器中。 | [0050]段: “The input buffer 33 includes four input buffer elements LDB... The input buffer 33 and the output buffer are connected to a bus switching unit... 36 that functions as an access arbitration unit, with it being possible to input and output data to and from an external memory 2 via the BSU 36.”<br>[0069]段及图10: 描述了通过配置的地址生成PE（21.1, 21.2）和输入缓冲器（33a, 33b）从外部存储器（2a, 2b）加载数据。 | 对比文件描述了通过输入缓冲器（如33a, 33b）从外部存储器2加载数据，并将其作为内部数据处理的数据源。然而，这不同于目标专利中描述的“外围控制器从多个传感器读取数据并存储到伴随存储器”。首先，对比文件的数据源是“外部存储器”，而非“多个传感器”。其次，数据加载操作是由配置在可重构区域中的地址生成PE（如21.1, 21.2）和输入缓冲器功能块执行的，这些组件是动态配置的硬件功能单元，并非目标专利中所述的具有控制功能的“外围控制器”。最后，对比文件未提及在通用处理器睡眠时执行此操作。因此，该特征未被对比文件公开。 |
| **技术特征G《直接公开》**<br>以及以所述传感器融合引擎处理存储在所述伴随存储器中的数据。 | [0060]段: “...a data path for executing the first process that is carried out repeatedly in the first algorithm is generated as a combination of the PE 21 and the wires 22...”<br>[0069]段及图10: “First, according to the first configuration information 63a... a data stream (data path) 91... is configured in the matrix 10 by PE 21.11 to PE 21.14... For the PE 21.13 that carries out an addition...” | 目标专利中，传感器融合引擎处理存储在伴随存储器中的数据。对比文件中，由通用处理器配置生成的第一配置信息63a，用于在可重构区域（矩阵10）中构建数据路径91（例如，由PE 21.11至21.14组成），该数据路径对从输入缓冲器（如33a, 33b）输入的数据执行处理（如加法）（[0069]段及图10）。输入缓冲器（33a, 33b）和输出缓冲器（34a）在功能上等同于目标专利的“伴随存储器”，用于临时存储待处理和已处理的数据。因此，对比文件明确公开了使用配置的硬件引擎（数据路径91）处理存储在内部缓冲器（伴随存储器）中的数据。本领域技术人员能毫无疑义地得出该技术方案。 |
| **技术特征H《隐含公开》**<br>其中所述配置包括配置所述传感器融合引擎以使用用于执行所述融合算法的所述专用硬件电路来执行所述处理。 | [0047]段: “...a general-purpose processor... 15, with a function for reconfiguring the reconfigurable region 10...”<br>[0060]段: “...configuration data for controlling the functions of the individual PE 21 and the connections of the wires 22 is supplied via a control bus 19 from the processor 15...”<br>[0062]段: “In step 76... a data path for executing the first process... is generated as a combination of the PE 21 and the wires 22, and configuration information (the first configuration information) 63a including the arrangement of these PE 21 is generated.” | 目标专利中，配置步骤包括配置传感器融合引擎使用其专用硬件电路（硬件宏）来执行处理。对比文件中，通用处理器15具有配置（重新配置）可重构区域10的功能（[0047]段）。编译器60生成硬件信息62，其中包括用于在可重构区域中构建执行特定算法（如循环处理）的数据路径的配置信息（第一配置信息63a）（[0060]、[0062]段）。该数据路径由具有特定功能的PE（专用硬件电路）组合而成（[0048]、[0052]段）。通过加载此配置信息，通用处理器实质上配置了由专用硬件电路（PE）构成的数据路径（即硬件处理引擎）来执行特定的算法处理。虽然对比文件未明确使用“融合算法”一词，但其配置专用硬件电路执行特定算法的原理和过程与本特征相同。因此，本领域技术人员可以合理推断该特征被隐含公开。 |
| **技术特征I《未公开》**<br>其中唤醒所述外围控制器是通过始终接通子系统AOSS来执行。 | 无相关内容。 | 对比文件全文未提及“始终接通子系统”（Always-On Subsystem, AOSS）或任何功能等同的、始终通电并负责唤醒其他组件的子系统。所有控制和唤醒逻辑似乎都源自通用处理器15本身。因此，该特征未被对比文件公开。 |
| **技术特征J《未公开》**<br>其中所述通用处理器、所述传感器融合引擎、所述伴随存储器以及所述外围控制器位于芯片上系统SoC的低电力岛状物内。 | [0047]段: “This data processing device 1 is a processing unit (PU) integrated on a chip...” | 对比文件虽然提及处理单元（PU）1集成在芯片上（即SoC），但完全没有提及“低电力岛状物”（low power island）的概念。目标专利的低电力岛状物是SoC中为超低功耗操作而设计的特定区域，具有独立的电源管理。对比文件未讨论任何基于功耗管理的芯片区域划分或隔离技术。因此，该特征未被对比文件公开。 |
| **技术特征K《未公开》**<br>其中所述传感器融合引擎是始终接通子系统AOSS的部分。 | 无相关内容。 | 如特征I所述，对比文件未公开“始终接通子系统”（AOSS）。因此，传感器融合引擎是该子系统的一部分这一特征自然也未被公开。 |
<<<G>>><<<a>>><<<b>>><<<c>>><<<h>>>