**对比文件名称**：2009-10-01_发明专利_JPWO2007136050A1 高周波スイッチ回路
**目标专利名称**：223可切换的天线阵列CN105917581B
**模型名称**：gpt-4o
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括阻抗电路。<br>《未公开》 | 无相应引用 | 对比文件公开了偏置电路（バイアス回路），其作用是为FET的漏极和源极之间提供电位差以抑制失真（参见[0013]、[0052]），而非用于阻抗匹配。目标专利中的阻抗电路（如说明书图4的404）用于在可配置天线阵列的所有配置上保持合理的返回损耗和低插入损耗，二者作用不同。对比文件未公开具有相同功能的阻抗电路。 |
| **技术特征B**：多个电感器，所述多个电感器中的每个电感器被耦合至所述阻抗电路并且被耦合到多个非接地输出端子中的一个相应端子。<br>《未公开》 | 无相应引用 | 对比文件公开了偏置电路可包含电感元件（例如图15的インダクタ素子L），但该电感元件串联在偏置电压源与FET的漏极/源极之间（参见[0037]），用于提供直流偏置并阻挡高频信号。目标专利中的电感器并联在开关两端，并耦合至阻抗电路和非接地输出端子（如天线端子），用于谐振开关电容、改善隔离。二者耦合方式、连接对象及功能均不同，对比文件未公开该技术特征。 |
| **技术特征C**：并且所述多个电感器中的每个电感器被并联耦合至多个开关中的对应开关。<br>《未公开》 | 无相应引用 | 对比文件中的偏置电路电感元件与FET串联连接（参见图15及[0037]），而非并联在开关两端。目标专利的电感器直接并联在开关的输入端和输出端之间（参见说明书图4及[0030]），用于在开关断开时谐振其电容。对比文件未公开此种并联结构。 |
| **技术特征D**：其中所述多个开关中的至少一个开关被配置为独立地被激活。<br>《未公开》 | 无相应引用 | 对比文件中的开关部（如第1开关部21、第2开关部22）可作为整体被独立控制（例如SPDT中互补控制，参见[0047]），但每个开关部内的多个FET通常栅极相连、同时导通或关断（参见图7、[0026]），未公开每个开关（即每个FET）可独立激活。目标专利中每个开关可独立激活以选择不同的天线组合（参见说明书[0022]）。对比文件未公开开关级别的独立激活。 |
| **技术特征E**：还包括组合器，所述组合器响应于所述多个开关并且被配置为组合由所述多个开关中的所选开关输出的信号以产生组合信号。<br>《未公开》 | 无相应引用 | 对比文件的高频开关电路用于切换信号路径（如SPDT选择一路信号通过），并未公开将多路信号组合的组合器。目标专利的组合器（如图4的组合器450）用于组合来自多个所选开关的信号以实现波束成形或信号加和（参见[0029]）。对比文件未公开该特征。 |
| **技术特征F**：其中，每个开关被配置为选择性地使从所述阻抗电路接收的信号旁路相应的电感器并从所述开关的输入传播至所述开关的输出。<br>《未公开》 | 无相应引用 | 对比文件中开关（FET）导通时信号通过FET，关断时信号被阻断；偏置电路中的电感器串联在偏置路径中，不参与信号旁路（参见[0052]）。目标专利中当开关闭合时信号旁路并联电感器直接通过开关（参见[0034]）。二者工作原理不同，对比文件未公开该特征。 |
| **技术特征G**：其中，所述多个开关中的每个开关包括晶体管，并且每个所述晶体管的大小基于标准被确定以充分平衡第一模式中的阻抗匹配与第二模式中的串联损耗。<br>《未公开》 | 无相应引用 | 对比文件公开了使用FET作为开关（参见[0013]），但未提及晶体管大小的确定标准，更未涉及为平衡阻抗匹配与串联损耗而确定晶体管大小。目标专利中晶体管大小基于特定标准确定以优化性能（参见[0031]）。对比文件未公开该特征。 |
| **技术特征H**：其中，所述第一模式对应于闭合的开关，而所述第二模式对应于断开的开关。<br>《直接公开》 | [0050] 第１のスイッチ部２１は、制御端子１１にハイレベルの制御信号が入力されると、直列に接続されたＦＥＴ５１〜５４がそれぞれオンする。一方、第２のスイッチ部２２は、制御端子１２にロウレベルの制御信号が入力されると、直列に接続されたＦＥＴ５１〜５４がそれぞれオフする。<br>（翻译：第1开关部21，当控制端子11输入高电平控制信号时，串联连接的FET51-54分别导通。另一方面，第2开关部22，当控制端子12输入低电平控制信号时，串联连接的FET51-54分别关断。） | 对比文件明确公开了开关（FET）的两种状态：オン（导通，即闭合）和オフ（关断，即断开）。目标专利中第一模式对应闭合开关、第二模式对应断开开关，二者状态完全相同。本领域技术人员能够毫无疑义地从对比文件得出该技术特征，因此被直接公开。 |
| **技术特征I**：其中，所述多个电感器中的每个电感器的大小基于与所述多个开关的多个配置相关的标准被确定。<br>《未公开》 | 无相应引用 | 对比文件未提及偏置电路中电感元件的大小如何确定，更未涉及基于开关的多种配置来确定电感器大小。目标专利中电感器大小基于开关的所有可能配置的标准确定以优化插入损耗和返回损耗（参见[0031]-[0032]）。对比文件未公开该特征。 |
| **技术特征J**：其中，所述多个电感器经由公共节点被耦合至所述阻抗电路，并且其中所述至少一个开关被配置为基于控制信号的值而被激活。<br>《未公开》 | 无相应引用 | 对比文件中的偏置电路连接至FET的漏极/源极和偏置端子，未公开电感器通过公共节点耦合至阻抗电路的结构。开关基于控制信号激活在对比文件中有所体现（如[0050]），但该部分特征已被技术特征H覆盖，且整体结构未被公开。 |
| **技术特征K**：其中，所述阻抗电路包括：第二电感器，被耦合至输入并被耦合至所述多个电感器。<br>《未公开》 | 无相应引用 | 对比文件未公开目标专利中阻抗电路的具体结构（如包括第二电感器）。目标专利的阻抗电路包含电感器和电容器用于阻抗匹配（参见图4及[0031]）。对比文件无相应内容。 |
| **技术特征L**：以及电容器，被耦合至所述输入并被耦合至地。<br>《未公开》 | 无相应引用 | 同上，对比文件未公开阻抗电路中的电容器。 |
| **技术特征M**：其中，所述多个电感器和所述多个开关形成分配和加和网络的第一级。<br>《未公开》 | 无相应引用 | 对比文件的高频开关电路是单级切换电路，未形成多级分配和加和网络。目标专利的CDS网络具有多级结构（如图3），第一级包括开关和电感器（参见[0022]）。对比文件未公开该特征。 |
| **技术特征N**：其中，所述分配和加和网络的第二级包括第二多个开关，其中，所述第二级经由多个放大器被耦合至多个天线。<br>《未公开》 | 无相应引用 | 对比文件未公开多级分配和加和网络，也未公开第二级开关经由放大器耦合至天线阵列的结构。目标专利的第二级CDS网络和放大器耦合至天线（参见图3及[0024]）。对比文件未公开该特征。 |
| **技术特征O**：其中，所述分配和加和网络的所述第一级以及所述分配和加和网络的所述第二级在被耦合至所述多个天线的发射路径和接收路径之间共享。<br>《未公开》 | 无相应引用 | 对比文件未公开分配和加和网络，更未涉及其在发射和接收路径之间共享。目标专利的CDS网络在发射和接收路径之间共享（参见[0027]）。对比文件未公开该特征。 |
| **技术特征P**：其中，所述第一级、所述第二级和所述多个放大器在射频集成电路内。<br>《未公开》 | 无相应引用 | 对比文件未公开多级网络和放大器，也未提及这些部件集成在射频集成电路（RFIC）内。目标专利明确这些部件可在RFIC内（参见[0024]）。对比文件未公开该特征。 |
| **技术特征Q**：其中，所述阻抗电路和所述多个电感器被包含到移动通信设备中。<br>《未公开》 | 无相应引用 | 对比文件的高频开关电路可应用于无线通信设备，但说明书中未明确记载将其包含到移动通信设备中。目标专利明确将相关电路包含到移动通信设备（如无线设备110，参见[0013]）。对比文件未公开该特定应用场景。 |
<<<H>>>