**对比文件名称**：2008-06-12_WO2008069783A_发明申请_WO2008069783A1 TUNING DEVICE WITH DIPLEXER INPUT
**目标专利名称**：三维(3D)集成电路(IC)(3DIC)中的可调谐共用器以及相关组件和方法 CN105191123B
**模型名称**：DeepSeek-R1
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：包括至少一个电感器的第一层级《未公开》 | 对比文件说明书第[0043]段、第[0046]段及图5示出了共用器（diplexer）500。第[0046]段记载：“Inductive device 538, such as a coil, is coupled between nodes 522 and 524 and a further inductive device 540 is coupled between node 508 and the source of ground potential 530.”（电感器件538，例如线圈，耦接在节点522和524之间，并且另一个电感器件540耦接在节点508与接地电势源530之间。）第[0047]段记载：“Inductive device 562 is coupled between node 502 and node 550.”（电感器件562耦接在节点502和节点550之间。） | **论述**：目标专利的技术特征A限定了“包括至少一个电感器的第一层级”。对比文件图5的电路图中明确公开了电感器件538、540、562。然而，目标专利的“第一层级”是三维集成电路（3DIC）结构中的一个层级，强调电感器在空间上位于一个独立的物理层（例如说明书第[0046]段提及的“第一层级162”）。对比文件仅公开了包含电感器的电路图（图5），但并未描述该电感器位于一个独立的、与其他元件（如变抗器）空间分离的“第一层级”中。本领域技术人员从对比文件图5和描述中，无法毫无疑义地得出电感器被布置在一个独立于其他元件的物理层级上。因此，该技术特征未被对比文件直接公开。同时，对比文件也未暗示或提供任何信息使本领域技术人员能够合理推断出这种三维堆叠的层级结构。因此，该技术特征也未隐含公开。 |
| **技术特征B**：其中所述至少一个电感器包括穿基板通孔电感器《未公开》 | 无相关引用。 | **论述**：目标专利的技术特征B进一步限定电感器为“穿基板通孔电感器”，例如穿玻通孔（TGV）电感器。对比文件中仅提到“inductive device 538, such as a coil”（电感器件538，例如线圈），并未提及任何关于“穿基板通孔”的结构。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出该电感器是穿基板通孔类型的。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征C**：包括耦合到所述至少一个电感器的至少一个变抗器的第二层级，《未公开》 | 对比文件说明书第[0043]段、第[0044]段、第[0047]段及图5。第[0044]段记载：“varactor device 526 is coupled between nodes 512 and 520.”（变抗器526耦接在节点512和520之间。）第[0047]段记载：“Varactor device 568 is coupled between node 552 and node 510.”（变抗器568耦接在节点552和节点510之间。）“A further varactor device 572 is coupled between node 510 and node 554.”（另一个变抗器572耦接在节点510和节点554之间。）图5显示变抗器526、536、568、572与电感器538、540、562在电路上连接。 | **论述**：目标专利的技术特征C限定了“包括耦合到所述至少一个电感器的至少一个变抗器的第二层级”。对比文件确实公开了变抗器（526, 536, 568, 572）与电感器（538, 540, 562）在电路上耦合（连接）。然而，与特征A类似，目标专利的“第二层级”强调变抗器位于一个与电感器所在的“第一层级”不同的物理层级上，构成三维堆叠结构。对比文件仅公开了这些元件在电路图上的连接关系，并未描述它们在物理空间上位于不同的层级。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出这种“第二层级”的三维堆叠布局。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **技术特征D**：所述至少一个电感器和所述至少一个变抗器合而形成可调谐共用器。《直接公开》 | 对比文件说明书第[0001]段标题：“Tuning Device with Diplexer Input”。第[0011]段：“According to the present invention an incoming RF signal is divided according to frequency...”。第[0042]段：“In operation, the diplexer 500 is adapted to receive a modulated carrier signal at input node 502.”（在操作中，共用器500适于在输入节点502接收调制载波信号。）第[0043]段：“As noted above, in one embodiment, the first and second filter portions are tunable filter portions.”（如上所述，在一个实施例中，第一和第二滤波器部分是可调谐的滤波器部分。）第[0049]段：“...the capacitance of varactors 526 and 536 is adjustable by variation of the tuning voltages... In like fashion, the capacitance of varactors 568 and 572 is adjustable...”（...变抗器526和536的电容可通过调节电压的变化来调整...同样地，变抗器568和572的电容可调整...） | **论述**：目标专利的技术特征D限定了电感器和变抗器“合而形成可调谐共用器”。对比文件明确公开了一种“diplexer”（共用器）500（见第[0042]段），其包含电感器（538, 540, 562）和变抗器（526, 536, 568, 572）。此外，第[0043]段和第[0049]段明确说明该共用器的滤波器部分是可调谐的（tunable），并且通过改变施加在变抗器上的调谐电压来调整电容，从而实现调谐功能。因此，对比文件直接公开了一个由电感器和变抗器组成的可调谐共用器。本领域技术人员能够毫无疑义地从对比文件得出该技术方案。 |
| **技术特征E**：其特征在于，所述至少一个变抗器包括玻璃上覆硅(SOG)变抗器。《未公开》 | 无相关引用。 | **论述**：目标专利的技术特征E将变抗器具体限定为“玻璃上覆硅(SOG)变抗器”。对比文件虽然公开了变抗器（varactor），但并未具体说明其结构或材料，更没有提及“玻璃上覆硅(SOG)”这一特定类型。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出变抗器是SOG变抗器。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征F**：其特征在于，所述至少一个穿基板通孔电感器包括穿玻通孔(TGV)电感器。《未公开》 | 无相关引用。 | **论述**：目标专利的技术特征F进一步将穿基板通孔电感器限定为“穿玻通孔(TGV)电感器”。如特征B所述，对比文件未公开“穿基板通孔电感器”，更不可能公开其具体类型为“TGV电感器”。因此，该技术特征未被对比文件公开。 |
| **技术特征G**：其特征在于，所述至少一个电感器和所述至少一个变抗器形成所述可调谐共用器内的低通(LP)滤波器。《直接公开》 | 对比文件说明书第[0042]段：“...first filter portion 504 exhibits a high pass filter characteristic and the second filter portion 506 exhibits a low pass filter characteristic.”（...第一滤波器部分504呈现高通滤波器特性，第二滤波器部分506呈现低通滤波器特性。）第[0047]段描述了低通滤波器部分506包含电感器562和变抗器568、572。图5明确示出了低通滤波器部分506。 | **论述**：目标专利的技术特征G限定了电感器和变抗器形成共用器内的低通（LP）滤波器。对比文件第[0042]段明确将共用器500的第二滤波器部分506描述为具有低通（low pass）滤波器特性。该低通滤波器部分506的电路（图5及第[0047]段）包含电感器562和变抗器568、572。因此，对比文件直接公开了由电感器和变抗器形成的低通滤波器，并且该低通滤波器是共用器的一部分。本领域技术人员能够毫无疑义地得出此结论。 |
| **技术特征H**：其特征在于，进一步包括位于所述第二层级内的耦合到所述第一层级中的多个第二电感器的第二变抗器，所述第二变抗器和所述多个第二电感器合而形成所述可调谐共用器的LP滤波器。《未公开》 | 对比文件说明书第[0047]段及图5示出了低通滤波器部分506，其中包含电感器562和变抗器568、572。 | **论述**：目标专利的技术特征H限定了“第二层级内的...第二变抗器”耦合到“第一层级中的多个第二电感器”以形成LP滤波器。首先，如特征A和C所述，对比文件未公开“第一层级”和“第二层级”的三维堆叠结构。其次，对比文件低通滤波器部分506中明确包含的“电感器”是单个电感器562（“Inductive device 562”），并未描述为“多个第二电感器”。虽然该滤波器部分包含多个变抗器（568, 572），但并未将它们中的一个特定地描述为与“多个”电感器耦合以形成LP滤波器的“第二变抗器”。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该技术特征。因此，该技术特征未被公开。 |
| **技术特征I**：其特征在于，所述至少一个变抗器配置成调节所述可调谐共用器内的滤波器的陷波频率。《隐含公开》 | 对比文件说明书第[0043]段：“As noted above, in one embodiment, the first and second filter portions are tunable filter portions.”（如上所述，在一个实施例中，第一和第二滤波器部分是可调谐的滤波器部分。）第[0048]段：“Accordingly, the corner frequency of each filter is adjustable. In the illustrated embodiment, this adjustment is effected by control of the tuning voltages applied at tuning nodes 518, 519, 563 and 565.”（因此，每个滤波器的角频率是可调的。在所示实施例中，这种调整是通过控制在调谐节点518、519、563和565处施加的调谐电压来实现的。）第[0049]段：“...the capacitance of varactors 526 and 536 is adjustable by variation of the tuning voltages... In like fashion, the capacitance of varactors 568 and 572 is adjustable...”（...变抗器526和536的电容可通过调节电压的变化来调整...同样地，变抗器568和572的电容可调整...） | **论述**：目标专利的技术特征I限定了变抗器用于调节共用器内滤波器的“陷波频率”。对比文件第[0048]段明确说明，通过控制施加到变抗器的调谐电压来调整滤波器的“角频率（corner frequency）”。在滤波器技术中，“角频率”通常指截止频率，而调节截止频率必然会影响滤波器的频率响应特性，包括带阻（陷波）区域的位置和特性。虽然对比文件未明确使用“陷波频率（notch frequency）”一词，但调节滤波器角频率（截止频率）以实现频率选择功能，是本领域技术人员公知的调节滤波器频率响应（包括影响陷波）的手段。因此，本领域技术人员通过阅读对比文件，能够合理推断出所公开的可变电容（变抗器）用于调节滤波器频率响应，这自然涵盖了调节“陷波频率”这一技术效果。因此，该技术特征被对比文件隐含公开。 |
| **技术特征J**：其特征在于，所述至少一个穿基板通孔电感器配置成控制所述可调谐共用器内的滤波器的截止频率。《未公开》 | 对比文件说明书第[0047]段提及低通滤波器部分506包含电感器562。第[0048]段提及通过变抗器调节角频率。 | **论述**：目标专利的技术特征J限定了“穿基板通孔电感器”用于控制滤波器的截止频率。首先，如特征B和F所述，对比文件未公开“穿基板通孔电感器”。其次，对比文件虽然公开了电感器是滤波器电路的组成部分，其值会影响截止频率（这是电路基本原理），但并未明确描述或暗示该特定电感器（无论是线圈还是其他类型）被“配置成”专门用于“控制”截止频率。在对比文件中，明确描述用于调节（控制）滤波器角频率（截止频率）的元件是变抗器（第[0048]段）。因此，本领域技术人员无法从对比文件毫无疑义地得出或合理推断出“穿基板通孔电感器配置成控制截止频率”这一具体限定。该技术特征未被公开。 |
| **技术特征K**：其特征在于，所述三维集成电路集成到半导体管芯中。《直接公开》 | 对比文件说明书第[0054]段及图6：“Figure 6 shows, in block diagram form, a further embodiment of the invention. As shown in figure 6, a diplexer device is implemented as an integrated circuit 600.”（图6以框图形式示出了本发明的另一实施例。如图6所示，共用器设备被实现为集成电路600。） | **论述**：目标专利的技术特征K限定了“所述三维集成电路集成到半导体管芯中”。对比文件第[0054]段及图6明确公开了将共用器（diplexer）实现为集成电路（integrated circuit）。集成电路（IC）通常制造在半导体管芯（semiconductor die）上。因此，对比文件直接公开了共用器被集成到半导体管芯/集成电路中。虽然对比文件未明确提及“三维”结构，但“集成到半导体管芯中”这一特征已被直接公开。 |
| **技术特征L**：其特征在于，所述三维集成电路集成到从下组中选择的设备：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、和便携式数字视频播放器。《直接公开》 | 对比文件说明书第[0001]段：“The present invention relates to a video receiving' method and apparatus...”。第[0003]段：“As digital television increases in popularity, users are likely to demand improvements in performance and convenience to accompany the significant investment required to switch from analog to digital television equipment. For example, users are likely to expect reception of television signals virtually free from interference in addition to convenient integration of additional components such as set top box (STB) devices, personal video recorders (PVR), high- definition (HD) receivers, etc.”（随着数字电视的普及，用户可能要求性能和便利性的提升...例如，用户可能期望几乎无干扰的电视信号接收，以及便捷地集成附加组件，如机顶盒（STB）设备、个人视频录像机（PVR）、高清（HD）接收机等。）第[0054]段提及共用器被实现为集成电路。第[0062]段及图8描述了个人视频录像机（PVR）系统。 | **论述**：目标专利的技术特征L限定了将三维集成电路集成到一系列列举的设备中。对比文件明确说明其发明涉及视频接收设备和方法（第[0001]段），并具体提及了机顶盒（STB）、个人视频录像机（PVR）、高清接收机等设备（第[0003]段），以及个人视频录像机系统（第[0062]段，图8）。同时，对比文件公开了将共用器实现为集成电路（第[0054]段）。因此，本领域技术人员能够毫无疑义地从对比文件得出，所公开的包含共用器的集成电路可以集成到诸如机顶盒、电视机（视频接收设备）、个人视频录像机等设备中。目标专利列举的清单中包含“电视机”，这与对比文件公开的应用领域直接重叠。因此，该集成应用的特征被对比文件直接公开。 |
<<<D>>><<<G>>><<<K>>><<<L>>><<<i>>>