对比文件名称：2000-02-22_US6028491A_发明授权_US6028491A Crystal oscillator with controlled duty cycle
目标专利名称：在反馈回路中具有占空比调整的分频器CN105324938B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：多个除法器电路(610a，610k)，耦合在反馈回路中，并且每个除法器电路被配置为接收在第一频率的时钟信号并且提供在第二频率的至少一个分割的信号，所述第二频率是所述第一频率的分数。**《未公开》** | 对比文件说明书第2段：“It is a further object of the present invention to provide a crystal oscillator having a stable duty cycle which does not require the use of frequency dividers.” | 对比文件明确其发明目的之一是提供一种不需要使用分频器（frequency dividers）的晶体振荡器。其电路（如晶体振荡器51）产生振荡信号OSC，但目的是调整该信号的占空比，而不是对其进行频率分割以产生一个频率为输入频率分数的“分割的信号”。整个电路并未包含任何被配置为进行频率分割的“除法器电路”。因此，该特征未被公开。 |
| **技术特征B**：以及多个占空比调整电路(620a，620k)，每个占空比调整电路在所述反馈回路内耦合到相应的除法器电路。**《未公开》** | 无对应内容。 | 由于技术特征A中的“多个除法器电路”未被公开，因此“占空比调整电路”在反馈回路内“耦合到相应的除法器电路”这一特定结构关系也必然不存在于对比文件中。对比文件中存在占空比调整功能（如可变电流源37、占空比监视控制电路35），但它们并非作为独立的“多个占空比调整电路”存在，也未与“除法器电路”耦合。因此，该特征未被公开。 |
| **技术特征C**：并且被配置为调整由所述多个除法器电路中的一个除法器电路提供的所述至少一个分割的信号的占空比并且向所述多个除法器电路中的另一个除法器电路提供至少一个占空比调整的信号。**《未公开》** | 无对应内容。 | 该特征描述了占空比调整电路在多个除法器电路之间传递和调整信号的功能。对比文件中既未公开“多个除法器电路”，也未公开占空比调整功能模块以这种方式在除法器电路之间传递信号。因此，该特征未被公开。 |
| **技术特征D**：其中所述反馈回路被配置为使所述多个占空比调整电路中的最后一个占空比调整电路将其占空比调整的信号提供给所述多个除法器电路中的第一个除法器电路。**《未公开》** | 对比文件说明书第2段（图11及相关描述）：“Duty cycle monitor and control circuit 35 ... can establish a feedback mechanism to more easily control variable current source 37.” | 对比文件确实描述了一个反馈机制：占空比监视控制电路35监测节点Va（或信号OSC），并据此控制可变电流源37的电流Irmp，从而影响节点Va的电压，这构成一个反馈控制环路。然而，此反馈环路的目的是自动调整以实现预定占空比，其构成元件（振荡器、晶体管、电流源、控制电路）及其连接关系，与目标专利中由多个除法器电路和多个占空比调整电路交替连接形成的、用于实现频率分割的特定反馈回路结构完全不同。对比文件的反馈回路不涉及“最后一个占空比调整电路”将信号反馈给“第一个除法器电路”以实现分频。因此，该特征未被公开。 |
| **技术特征E**：其中所述多个除法器电路中的至少一个除法器电路的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。**《未公开》** | 对比文件说明书第2段（图11）：“Pierce crystal oscillator 51 of the present invention includes a crystal 53 ... One end of crystal 53 is coupled to the control input of a transistor 61 and the other end of crystal 53 is coupled to the drain of transistor 61.” | 目标专利说明书图4显示，锁存器310x包含一个gm单元410，其具有非反相(+)和反相(-)输入以接收差分时钟信号。对比文件图11中，晶体管61的栅极（控制输入）和漏极分别连接到晶体53的两端，这可理解为接收信号，但并非明确的双端差分时钟输入结构。更重要的是，晶体管61是晶体振荡器51的核心放大元件，其功能是维持振荡，而不是作为“除法器电路”的元件对时钟信号进行分频。因此，该特征未被公开。 |
| **技术特征F**：所述多个除法器电路包括：第一锁存器(310a)，被配置为接收所述时钟信号并且提供第一分割的信号。**《未公开》** | 无对应内容。 | 对比文件的整个电路描述中未出现任何“锁存器”（latch）作为除法器电路的元件。其电路核心是晶体振荡器、MOS晶体管、电流源和反相器等，用于产生和调整占空比，而非进行频率分割。因此，该特征未被公开。 |
| **技术特征G**：以及第二锁存器(310b)，被配置为接收所述时钟信号并且提供第二分割的信号。**《未公开》** | 无对应内容。 | 同上，对比文件未公开“第二锁存器”。因此，该特征未被公开。 |
| **技术特征H**：所述多个占空比调整电路包括：第一占空比调整电路(320a)，被配置为从所述第一锁存器接收所述第一分割的信号并且向所述第二锁存器提供第一占空比调整的信号。**《未公开》** | 无对应内容。 | 由于对比文件未公开“第一锁存器”、“第二锁存器”以及它们产生的“分割的信号”，因此“第一占空比调整电路”从第一锁存器接收信号并向第二锁存器提供信号这一特定连接和功能关系也不存在。因此，该特征未被公开。 |
| **技术特征I**：以及第二占空比调整电路(320b)，被配置为从所述第二锁存器接收所述第二分割的信号并且向所述第一锁存器提供第二占空比调整的信号。**《未公开》** | 无对应内容。 | 同理，该特征未被公开。 |
| **技术特征J**：所述第一占空比调整电路包括：反相器(434)，被配置为接收可调整偏置电流并且提供具有基于所述可调整偏置电流确定的可调整占空比的所述第一占空比调整的信号。**《直接公开》** | 对比文件说明书第2段（图11及相关描述）：“Duty cycle monitor and control circuit 35 ... includes ... a current starved inverter 43. A pull-up current IUP supplied by current source 45 controls the swing high rate of current starved inverter 43, and the swing low rate ... is controlled by a pull-down current IDN ... the ratio of the pull-up current IUP and pull-down current IDN controls the duty cycle of output signal SCLK.” | 对比文件明确公开了“电流饥饿型反相器”（current starved inverter）43，其转换速率（swing high rate和swing low rate）分别由可调整的上拉电流IUP和下拉电流IDN控制。通过调整这些电流的比例，可以控制输出信号SCLK的占空比。这直接公开了“反相器被配置为接收可调整偏置电流并且提供具有基于可调整偏置电流确定的可调整占空比的信号”这一技术特征。虽然该反相器在对比文件中是占空比监视控制电路的一部分，用于产生控制电压Vc，但其核心结构与功能原理与本特征相同。 |
| **技术特征K**：所述第一占空比调整电路还包括：占空比控制器(436)，被配置为接收占空比控制信号并且提供用于所述反相器的所述可调整偏置电流。**《隐含公开》** | 对比文件说明书第2段（图11及相关描述）：“Duty cycle monitor and control circuit 35 responds to the duty cycle ratio of pulse sequence OSC by adjusting the magnitude of Irmp ...”，以及“... the ratio of the pull-up current IUP and pull-down current IDN controls the duty cycle of output signal SCLK.” | 对比文件中的“占空比监视控制电路”（duty cycle monitor and control circuit）35，其功能就是监测输入信号OSC（或节点Va）的占空比，并相应地调整电路参数（如可变电流源37的电流Irmp，以及通过电流IUP和IDN影响反相器43）。虽然对比文件没有明确一个名为“占空比控制器”的独立模块接收外部“占空比控制信号”，但其整个电路系统实现了根据目标占空比（如50%）自动调整偏置电流的功能。本领域技术人员可以合理推断，为了实现不同的目标占空比，可以引入一个控制信号来设定IUP和IDN的比例（如图15中通过调整晶体管尺寸比来实现），这相当于一个占空比控制器接收控制信号并提供可调整偏置电流。因此，该特征被隐含公开。 |
| **技术特征L**：所述占空比控制器包括：查找表(532)，被配置为接收所述占空比控制信号并且提供至少一个控制信号。**《未公开》** | 无对应内容。 | 对比文件中占空比的控制是通过模拟反馈环路（包括反相器、电流镜等）实现的，并未提及或暗示使用数字“查找表”（look-up table）来接收控制信号并提供控制信号。因此，该特征未被公开。 |
| **技术特征M**：以及偏置电流生成器(534)，被配置为接收所述至少一个控制信号并且提供用于所述反相器的所述可调整偏置电流。**《隐含公开》** | 对比文件说明书第2段（图15及相关描述）：“pmos transistor 75 mirrors ISRC to produce IUP. Pmos transistor 76 and nmos transistor 78 together mirror current ISRC ... to nmos transistor 77, which produces pull-down current IDN, By adjusting the size ratios of transistors 75-78, one can adjust the ratio of IUP to IDN...” | 对比文件图15的电路具体实现了为电流饥饿型反相器43提供可调整偏置电流（IUP和IDN）的电路。晶体管75-78构成电流镜，镜像基准电流ISRC以产生IUP和IDN。通过调整这些晶体管的尺寸比例，可以调整IUP和IDN的比例，从而控制反相器43的转换速率。虽然此调整在对比文件中是通过物理尺寸设计实现的，但本领域技术人员可以合理推断，为了动态调整，可以使用一个“偏置电流生成器”电路，接收控制信号（例如，代表所需电流比例的电压或数字信号）来动态设置这些电流。因此，该特征被隐含公开。 |
| **技术特征N**：所述第一锁存器被配置为进一步接收所述第二占空比调整的信号并且提供所述第一分割的信号。**《未公开》** | 无对应内容。 | 由于对比文件未公开“第一锁存器”、“第二占空比调整的信号”以及“第一分割的信号”，因此锁存器接收占空比调整信号并提供分割信号的功能关系也不存在。因此，该特征未被公开。 |
| **技术特征O**：所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。**《未公开》** | 无对应内容。 | 同上，该特征未被公开。 |
| **技术特征P**：所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。**《未公开》** | 无对应内容。 | （注：此特征描述与特征O完全相同）同上，该特征未被公开。 |
| **技术特征Q**：所述第一锁存器和所述第二锁存器以及所述第一占空比调整电路和所述第二占空比调整电路被配置为执行除以2，并且所述第二频率是所述第一频率的一半。**《未公开》** | 对比文件说明书第2段：“It is a further object of the present invention to provide a crystal oscillator having a stable duty cycle which does not require the use of frequency dividers.” | 对比文件旨在提供无需分频器的振荡器，其电路本身不执行频率分割功能，输出信号SCLK的频率与输入振荡信号OSC的频率相同（均为晶体振荡频率）。因此，不存在“除以2”的操作，也不存在输出频率是输入频率一半的情况。因此，该特征未被公开。 |
| **技术特征R**：所述第一分割的信号包括同相分割的信号，并且所述第二分割的信号包括正交分割的信号。**《未公开》** | 无对应内容。 | 同相（I）和正交（Q）信号是分频器（特别是除以2的分频器）产生的具有90度相位差的信号对。对比文件的电路仅产生单个输出信号SCLK，不产生也不涉及具有特定相位关系的同相和正交信号对。因此，该特征未被公开。 |
<<<J>>><<<k>>><<<m>>>