**对比文件名称：** US2006098726A1_Description_20260318_1801
**目标专利名称：** 用于在可配置的处理器数据路径上进行解扩的低功率电路和实现CN105981304B
**本次调用模型名称：** DeepSeek最新版本模型
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：多个码生成器，其中每个码生成器被配置成生成对应于不同码假言的不同码<br>**《隐含公开》** | 图1和说明书[0020]段：“`The descrambled parallel vectors signal 112 is then multiplied by the despreading code 114, (“C”), via the multiplier 113...`” 说明书[0024]段：“`For multiple codes reception of data, the multiplier 113, the chips accumulator 144, the P->S converter 148 and the equalizer filter 152 may need to be run sequentially in serial for all codes. Alternatively, the multiple data processing branches for the multiplier 113, the chips accumulator 144, the P->S converter 148 and the equalizer filter 152 may also be simultaneously implemented in parallel.`” | 对比文件公开了使用解扩码“C”进行解扩（见[0020]）。为了接收多码数据，对比文件教导了可以并行实现多个数据处理分支（见[0024]）。每个并行分支都需要一个解扩码来对数据进行解扩。本领域技术人员可以合理推断，为了并行处理不同的码（例如，不同的数据信道码或不同的导频码假言），每个并行分支会使用不同的解扩码。这些不同的解扩码对应于不同的“码假言”。因此，对比文件隐含公开了“多个码生成器，其中每个码生成器被配置成生成对应于不同码假言的不同码”这一特征。 |
| 技术特征B：串联耦合的多个延迟元件，其中所述延迟元件被配置成将由所述码生成器之一生成的码移位不同的时间延迟以生成多个经时移的码，每个经时移的码对应于不同的时间假言<br>**《未公开》** | 未发现相关内容。 | 对比文件涉及的是均衡器，其核心是通过解扩后滤波来补偿信道失真。对比文件中没有任何内容提及使用串联的延迟元件对一个码进行移位以生成多个经时移的码，用于搜索不同时间假言（即时间搜索）。目标专利中该特征用于时间搜索模式，以确定信号的到达时间。对比文件的功能和结构均未涉及此目的，因此对比文件既未直接公开也未隐含公开该技术特征。 |
| 技术特征C：耦合到用于接收信号的第一样本和第二样本的公共输入端的多个解扩块<br>**《直接公开》** | 图1和说明书[0020]段：“`The descrambled parallel vectors signal 112 is input to the chips accumulator 116... Simultaneously, the descrambled parallel vectors signal 112 is multiplied by the despreading code 114, (“C”), via the multiplier 113 to generate a despread descrambled parallel vector signal 115. The despread descrambled parallel vector signal 115 is input to the chips accumulator 144...`” | 对比文件图1明确示出，`chips accumulator 116`和`chips accumulator 144`都接收来自公共输入端（即`descrambled parallel vectors signal 112`）的样本。`chips accumulator`在对比文件中执行累加操作，该操作是解扩过程的核心部分（将解扩后的码片累加为符号）。因此，这些`chips accumulator`可以视为解扩块。对比文件公开了多个这样的“解扩块”（116， 144）耦合到公共输入端（112）。这与目标专利中“耦合到用于接收信号...的公共输入端的多个解扩块”的技术特征相同。 |
| 技术特征D：多个复用器，其中每一复用器耦合到所述解扩块中的相应一个解扩块<br>**《未公开》** | 未发现相关内容。 | 对比文件的图1和图2中均未示出或描述任何复用器（multiplexer）结构。对比文件中的信号路径是固定的：一个分支用于导频信道处理，另一个（或多个）分支用于数据信道处理。没有公开任何通过复用器来动态配置解扩块输入码路径的机制。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| 技术特征E：其中在时间搜索模式中，每一解扩块被配置成使用所述经时移的码中的不同一个经时移的码来解扩所述第一样本的至少一部分，<br>**《未公开》** | 未发现相关内容。 | “时间搜索模式”是目标专利中特定的工作模式，其核心是通过使用同一码的不同时移版本来搜索信号的定时。对比文件完全没有提及“时间搜索模式”这一概念。对比文件中解扩块使用的码是固定的导频码或数据码，并非同一码的经时移版本，其目的是解调已知信道的信号，而非搜索时间假言。因此，对比文件未公开该技术特征。 |
| 技术特征F：并且在码搜索模式中，每一解扩块被配置成使用由所述码生成器所生成的码中的不同一个码来解扩所述第二样本的至少一部分<br>**《隐含公开》** | 说明书[0024]段：“`For multiple codes reception of data, the multiplier 113, the chips accumulator 144, the P->S converter 148 and the equalizer filter 152 may need to be run sequentially in serial for all codes. Alternatively, the multiple data processing branches for the multiplier 113, the chips accumulator 144, the P->S converter 148 and the equalizer filter 152 may also be simultaneously implemented in parallel.`” | 对比文件教导了为了接收多码数据，可以并行实现多个数据处理分支（见[0024]）。每个并行分支包含解扩部件（乘法和`chips accumulator`）。要并行处理不同的码，每个分支必然使用不同的码来解扩输入的样本。这构成了“多个解扩块，每个解扩块被配置成使用不同的码来解扩样本”的技术方案。虽然对比文件未明确使用“码搜索模式”这一术语，但其描述的并行多码接收架构在功能上与本领域技术人员所理解的“码搜索”或“多码并行处理”实质相同，即使用不同码对同一组样本进行并行解扩操作。因此，该特征被对比文件隐含公开。 |
| 技术特征G：并且中每一复用器被配置成在所述码搜索模式中将相应解扩块耦合到所述码生成器中的一个码生成器以及在所述时间搜索模式中将相应解扩块耦合到所述延迟元件中的一个延迟元件。<br>**《未公开》** | 未发现相关内容。 | 该特征限定了复用器在两种特定模式下的具体配置方式。如前述，对比文件既未公开“复用器”（特征D），也未公开“时间搜索模式”（特征E）以及用于生成经时移码的“延迟元件”（特征B）。因此，复用器在两种模式间切换配置的这一具体技术手段在对比文件中完全没有基础，既未直接公开也未隐含公开。 |
| 技术特征H：其特征在于，在所述码搜索模式中，由所述码生成器生成的每一个码包括不同的导频码。<br>**《未公开》** | 说明书[0020]段：“`The descrambled parallel vectors signal 112 is input to the chips accumulator 116, which implements an accumulation operation over a proper period, CPICH_DSF chip duration, where CPICH_DSF represents the despreading factor (DSF) for a common pilot channel (CPICH).`” | 对比文件明确提到了CPICH（公共导频信道）码，但它是作为一个已知的、用于导频信道解扩的单一码。对比文件[0024]段提到的并行处理多码，其上下文是接收“multiple codes reception of **data**”，即数据信道码，而非多个不同的导频码。目标专利的“码搜索模式”中，每个码生成器生成的是不同的候选导频码（例如，不同的CPICH码），用于识别基站。对比文件没有公开生成多个不同的导频码进行并行搜索的技术方案。 |
| 技术特征I：其特征在于，每一导频码包括不同的公共导频信道(CPICH)码。<br>**《未公开》** | 同上。 | 理由同特征H。对比文件仅提及了CPICH这一种导频信道码，并未公开或暗示存在多个不同的CPICH码，更未公开使用多个不同的CPICH码进行并行解扩搜索。 |
| 技术特征J：其特征在于，在所述时间搜索模式中，由所述码生成器中的所述一个码生成器所生成的码包括同步信号。<br>**《未公开》** | 未发现相关内容。 | 对比文件没有提及“时间搜索模式”，也没有提及使用“同步信号”（如P-SCH码）进行时间假言搜索。对比文件中码生成器生成的码用于解扩已知的导频或数据信道，而非用于定时搜索的同步信号。 |
| 技术特征K：其特征在于，所述同步信号包括主同步信道(P-SCH)码。<br>**《未公开》** | 未发现相关内容。 | 对比文件中完全没有提及P-SCH码。 |
| 技术特征L：其特征在于，每一延迟元件具有约等于一个码片的时间延迟。<br>**《未公开》** | 未发现相关内容。 | 对比文件未公开如特征B所述的用于时移码的延迟元件链，因此自然也没有公开每个延迟元件的具体延迟时间（如一码片）。 |
| 技术特征M：其特征在于，所述复用器被配置成接收在所述码搜索模式中操作的第一指令、响应于所述第一指令将所述解扩块耦合到相应码生成器、接收在所述时间搜索模式中操作的第二指令、以及响应于所述第二指令将所述解扩块耦合到相应延迟元件。<br>**《未公开》** | 未发现相关内容。 | 该特征限定了复用器通过接收指令来动态配置工作模式。对比文件既未公开“复用器”（特征D），也未公开“指令”控制模式切换的机制。对比文件中的架构是静态的、功能固定的并行处理分支，不具备这种可编程重配置性。因此，该特征未被公开。 |
<<<C>>><<<a>>><<<f>>>