对比文件名称：2012-09-13_US2012229202A_发明申请_US20120229202A1 Power efficient generation of band gap referenced supply rail, voltage and current references, and method for dynamic control
目标专利名称：用于集成无电容低压差(LDO)电压调节器的数字辅助调节CN105190465B
模型名称：DeepSeek-R1
根据目标专利说明书和权利要求，以及对比文件US2012229202A1的内容，现将技术特征比对分析如下：
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A：** 所述方法包括：响应于由系统电路供应的提前通知信号启用数/模转换器DAC以提供电流，《未公开》 | 对比文件描述了控制信号（如STUP, BG, BUF, TU, REF, BPC等）用于在脉冲模式中启用/禁用各个电路模块（例如BG_AMP， BG_BUF， TU_BUF， BYP_COMP等）（参见第[0049]段及图5时序图）。 | **论述**：对比文件公开了使用控制信号来启用电路模块，但这些信号是由“pulsed mode control block”生成的定时控制信号，用于周期性地开启和关闭核心模拟块以节省功耗（第[0039]段）。这些信号并非由“系统电路”为响应其自身“即将发生的负载变化”而主动发出的“提前通知信号”。目标专利的“提前通知信号”是系统电路（如处理器）在负载变化发生前主动发出的预警信号（目标专利说明书第[0023]段），旨在让数字辅助调节器提前准备电流。对比文件的控制信号是实现周期性功耗管理的模式切换信号，其作用（节能）和触发机制（定时/模式控制）均与目标专利中由负载变化触发的提前通知信号不同。因此，对比文件未公开技术特征A。 |
| **特征B：** 其中所述提前通知信号指示所述系统电路即将发生的负载变化将在预定时间段内开始，《未公开》 | 对比文件描述了控制信号的时序序列，例如在OFF->ON和ON->OFF转换期间控制信号的断言顺序（第[0049]-[0058]段，图5）。例如，STUP=1和BUF=1首先被断言以启动电路。 | **论述**：对比文件的控制信号时序用于确保电路在脉冲模式切换期间正确充电和稳定，其“预定时间段”是指电路模块的开启/关闭和稳定所需的时间（第[0042]-[0044]段）。这些信号并不“指示系统电路即将发生的负载变化”。目标专利的提前通知信号是专门为了应对负载电流的突然增加（如处理器被唤醒）而提前发出的信号（目标专利说明书第[0023]段，图3中提前通知信号在负载上升前发出）。对比文件的信号不承载“负载变化即将发生”的信息，而是执行固定的功耗管理流程。因此，该特征未被公开。 |
| **特征C：** 所述即将发生的负载变化是需要增加电流的，《未公开》 | 对比文件提到了在脉冲模式期间，BYP_COMP比较器和MBP晶体管用于在存在“significant current load”时维持VLDO供电轨电压（第[0046]段）。 | **论述**：对比文件承认VLDO供电轨上可能存在电流负载，并描述了BYP_COMP电路如何响应电压下降来重新充电。然而，这描述的是对现有负载或一般性负载条件的维持，并非针对一个“即将发生的”、“需要增加电流”的特定负载变化事件。目标专利中，提前通知信号明确对应于一个即将开始的、需要从LDO和DAC获取更多电流的负载瞬变（目标专利说明书第[0023]段：“指示负载变化将在短时间范围内发生”）。对比文件没有公开这种由系统电路预测并通知的、需要增加电流的特定负载变化事件。因此，该特征未被公开。 |
| **特征D：** 将由所启用的DAC提供的电流与由低压差LDO调节器提供的电流组合以向所述系统电路供应，从而使得所述系统电路的电压下冲减小或去除。《未公开》 | 对比文件公开了在脉冲模式（Pulsed Mode）操作期间，核心LDO（22）被永久禁用（“permanently disabled in Pulse Mode”），并由一个BYP_COMP比较器电路和MBP驱动晶体管来维持内部VLDO供电轨的电压水平（第[0046]段）。BYP_COMP比较VREF与LDO分压器上的电压，并控制MBP晶体管为外部LDO电容CF1快速充电（第[0046]-[0047]段，图2, 4）。 | **论述**：对比文件公开了一种“旁路”机制，即在节能的脉冲模式下，用BYP_COMP和MBP晶体管**取代**LDO的功能来维持电压，而不是与LDO**组合**工作。当BYP_COMP工作时，LDO核心调节器（22）是**禁用**的（第[0046]段：“the core LDO is permanently disabled in Pulse Mode”）。目标专利的核心思想是DAC（数字辅助调节器）和LDO调节器**同时工作、协同配合**，DAC提供的电流与LDO提供的电流**合并**以供应系统电路，共同应对负载瞬变以防止电压下冲（目标专利说明书第[0024]段）。两者的工作模式和作用方式存在根本区别：对比文件是“替代”关系，目标专利是“辅助与合并”关系。因此，对比文件未公开技术特征D。 |
| **特征E：** 其中降低由所述DAC提供的所述电流直到达到所述系统电路的操作电压。《未公开》 | 对比文件描述了BYP_COMP电路具有迟滞（hysteresis Δdchg），当VLDO电压降至VLDO0 - Δdchg时，比较器翻转，MBP晶体管对VLDO电容充电直至VLDO0（第[0047]段，图4）。 | **论述**：对比文件中MBP晶体管的操作是“开/关”式的，响应电压比较结果对电容充电以恢复电压目标值。这并非一个由数字控制器控制的、逐步“降低”DAC电流直到达到特定操作电压的**过程**。目标专利描述的是数字控制器在负载瞬变后，控制晶体管组合件（作为IDAC）的电流输出，使供电电压Vdd_负载斜降到指定的操作电压（目标专利说明书第[0023]段：“控制Vdd_负载209电压到系统电路208的指定操作电压的斜降”）。对比文件缺少这种针对操作电压目标进行**电流斜降控制**的教导。因此，该特征未被公开。 |
| **特征F：** 其中将由所述DAC提供的所述电流降低到使由所述LDO供应的剩余负载电流平衡在预定范围内的电平。《未公开》 | 对比文件未提及通过监测LDO输出电流来动态调整另一个电流源，以使LDO电流维持在预定范围内的概念。 | **论述**：目标专利该特征涉及一个精细的反馈控制过程：通过电流ADC监测LDO输出电流，数字控制器据此调整IDAC（晶体管组合件）的输出，使得LDO本身输送的电流被维持在一个预定的“中间范围操作电平”（例如，目标专利说明书第[0024]段描述的基于ADC输出代码“00”、“01”、“11”的控制逻辑）。对比文件完全没有公开任何用于监测LDO输出电流的“电流模/数转换器（ADC）”，也没有公开基于LDO电流水平来调节另一个并行电流源以平衡负载分配的数字控制逻辑。因此，该特征未被公开。 |
| **特征G：** 其中所述DAC和所述LDO调节器在不需要到外部电容器的外部封装引脚连接的情况下嵌入在所述系统电路内。《未公开》 | 对比文件明确使用了外部电容器。图2显示了外部LDO电容CF1和外部VREF电容CF2（第[0038]段，图2）。说明书中也多次提及这些外部电容（例如第[0042]段：“external capacitors CF1 and CF2”）。 | **论述**：目标专利的发明目的之一就是消除对大型外部电容及其低电感封装引脚的需求（目标专利说明书第[0006]-[0007]段，背景技术）。特征G强调了DAC和LDO调节器都嵌入在系统芯片内，无需连接外部电容器的引脚。对比文件的技术方案明确依赖外部电容（CF1, CF2）来在脉冲模式的OFF期间维持电压（第[0042]段）。因此，对比文件的技术方案与特征G“不需要外部电容器引脚”的教导相悖，该特征未被公开。 |
| **特征H：** 其进一步包括：通过电流模/数转换器监测由所述LDO调节器提供的所述电流以指示所述LDO输出电流是过高还是过低。《未公开》 | 对比文件未描述任何用于监测LDO调节器输出电流的“电流模/数转换器（ADC）”。 | **论述**：目标专利中的电流ADC（206）是关键组件，用于监测LDO输出电流并将其转化为数字信息（目标专利说明书第[0024]段）。特征H要求通过电流ADC监测LDO电流水平。对比文件中监测电压（VLDO）使用的是电压比较器（BYP_COMP），它比较的是VREF和LDO分压器节点的电压（第[0046]段），这是一种模拟电压比较，并非将电流转换为数字信号的“电流模/数转换器”。因此，该特征未被公开。 |
| **特征I：** 其进一步包括：通过电流模/数转换器监测由所述LDO调节器提供的所述电流以指示所述LDO输出电流是过高、在中间范围操作电平下还是过低。《未公开》 | 对比文件未描述任何具有多个阈值、能输出多位代码以指示电流处于“过高”、“中间范围”或“过低”状态的电流模/数转换器。 | **论述**：特征I是特征H的更具体化，要求电流ADC能区分至少三种状态（过高、中间、过低），这对应目标专利中两位ADC输出“00”、“01”、“11”代码的逻辑（目标专利说明书第[0024]段）。对比文件完全没有涉及此类电流ADC。因此，该特征未被公开。 |
| **特征J：** 所述设备包括：低压差LDO调节器，其经配置以提供电压和电流的线性调节《隐含公开》 | 对比文件图2显示了“LDO CORE regulator 22”（第[0038]段）。背景技术部分也描述了内部LDO调节器为内部供电轨供电（第[0004]段）。 | **论述**：对比文件明确公开了作为其核心模拟块之一的LDO调节器（LDO CORE）。LDO调节器的基本功能就是提供电压和电流的线性调节。虽然在对比文件的脉冲模式操作期间，该LDO核心被禁用并由BYP_COMP旁路（第[0046]段），但这并不否定该电路模块本身是一个“经配置以提供电压和电流的线性调节”的LDO调节器。因此，本领域技术人员能够从对比文件中毫无疑义地得出存在一个LDO调节器。该特征被对比文件隐含公开。 |
| **特征K：** 数字辅助调节器，其耦合到所述LDO调节器并且经配置以提供电压和电流的数字辅助调节《未公开》 | 对比文件公开了“pulsed mode control block 25”（第[0038]段），它是一个产生动态控制信号（如STUP, BG, SW, BUF等）的数字控制逻辑块（第[0048]段）。 | **论述**：对比文件的“pulsed mode control block”是一个数字控制逻辑，用于管理核心模拟块的脉冲模式开启/关闭时序。然而，它本身并不是一个“提供电压和电流的数字辅助调节”的调节器。目标专利的“数字辅助调节器”是一个包含数字控制器、电流ADC和晶体管组合件的功能单元，它主动提供辅助电流以调节输出电压和电流，与LDO并行工作（目标专利说明书第[0022]段）。对比文件的控制逻辑块不执行这种实时的、基于电流反馈的电压/电流调节功能，它执行的是定时的模式切换。因此，该特征未被公开。 |
| **特征L：** 系统电路，其耦合到所述数字辅助调节器并且耦合到所述LDO调节器以接收供电电压和电流，并且具有提前通知电路，所述提前通知电路经配置以适时地通知所述数字辅助调节器即将发生的负载变化以使得所述数字辅助调节器向所述系统电路供应所述负载变化所要求的电流。《未公开》 | 对比文件未描述任何具有“提前通知电路”的“系统电路”。其电路主要包含BGAP、BGAP BUFFER、LDO CORE、IBIAS等核心模拟块以及控制逻辑（第[0038]段，图2）。 | **论述**：特征L定义了三个关键子特征：(1)系统电路；(2)系统电路耦合到数字辅助调节器和LDO以接收供电；(3)系统电路具有提前通知电路。对比文件没有明确公开一个类似目标专利中“处理器复合”或“系统电路208”那样的负载电路。更重要的是，对比文件完全没有提及任何能够预测并通知“即将发生的负载变化”的“提前通知电路”。目标专利的提前通知电路是系统电路的一部分，用于主动发出预警信号（目标专利说明书第[0023]段）。对比文件缺少这一核心组件。因此，该特征未被公开。 |
| **特征M：** 其进一步包括：电流模/数转换器IADC，其经配置以监测与所述LDO调节器相关联的电流并且向数字控制器提供呈数字形式的信息，所述信息表示由所述LDO调节器提供的电流电平。《未公开》 | 对比文件未描述任何“电流模/数转换器（IADC）”。 | **论述**：如特征H、I所述，目标专利中的电流ADC（206）是用于监测LDO输出电流并将其转换为数字信息的关键部件。对比文件没有公开这样的组件。其BYP_COMP是一个模拟电压比较器，输出是模拟开关信号，并非表示电流电平的数字信息。因此，该特征未被公开。 |
| **特征N：** 其中所述IADC包括：阈值比较器，其监测与LDO输出装置相关联的电流并且指示所述LDO输出电流是过高还是过低。《未公开》 | 对比文件未描述任何用于监测LDO输出电流的阈值比较器。 | **论述**：特征N限定了IADC的具体构成，即包含监测LDO输出电流的阈值比较器。对比文件未公开任何监测LDO输出电流的装置，更不用说包含此类比较器的IADC了。因此，该特征未被公开。 |
| **特征O：** 其中所述IADC包括：阈值比较器，其监测与所述LDO输出装置相关联的电流并且指示所述LDO输出电流是过高、在中间范围操作电平下还是过低。《未公开》 | 对比文件未描述任何具有多个阈值、能区分“过高”、“中间”、“过低”状态的、用于监测LDO输出电流的阈值比较器。 | **论述**：如特征I和N所述，对比文件未公开监测LDO输出电流的电流ADC或阈值比较器。因此，该特征未被公开。 |
| **特征P：** 其进一步包括晶体管组合件：其中所述晶体管组合件包含多个晶体管，其由所述数字控制器成组地控制以增加或降低供应到所述系统电路的电流。《未公开》 | 对比文件公开了“MBP driver transistor”（第[0046]段，图2），这是一个晶体管，用于在BYP_COMP的控制下对VLDO电容CF1进行充电。 | **论述**：目标专利的“晶体管组合件”是一个由多个晶体管组（或单元）构成的结构，这些组可以被数字控制器独立地、成组地控制，以细粒度地增加或降低输出电流（目标专利说明书第[0026]段：“晶体管组合件207可以由每组二十五个晶体管的六十四个组组成，以使得每一晶体管组都由数字控制器204通过Ctrl信号228控制”）。对比文件中的“MBP driver transistor”是单个晶体管，并非由多个可独立控制的晶体管组构成的“组合件”。其控制方式是基于电压比较的简单开关，而非数字控制器发出的、用于逐步调节电流的多位控制信号。因此，该特征未被公开。 |
| **特征Q：** 其中所述晶体管组合件通过所述数字控制器将所述系统电路的所述供电电压朝向芯片的传入供电电压上拉而驱动。《未公开》 | 对比文件描述了BYP_COMP和MBP晶体管将VLDO电压上拉到目标电平VLDO0（第[0047]段）。 | **论述**：对比文件中MBP晶体管确实在电压低于阈值时将VLDO电压上拉。然而，首先，这并非由“数字控制器”驱动，而是由模拟电压比较器（BYP_COMP）驱动。其次，其上拉的目标是“VREF”定义的电压（通过LDO分压器反馈），而非目标专利中明确的“芯片的传入供电电压Vddext”（目标专利说明书第[0023]段）。目标专利中，晶体管组合件被驱动将电压上拉到更高的外部供电电压Vddext，然后再斜降到操作电压。两者的驱动机制和目标电压均不同。因此，该特征未被公开。 |
| **特征R：** 其中所述数字控制器从电流模/数控制器获得指示所述LDO调节器正发出多少电流的输入，并且作为响应，控制所述供电电压向所述系统电路的指定操作电压的斜降，其中所述系统电路的电压下冲被减小或去除。《未公开》 | 对比文件未描述任何数字控制器从电流ADC获得输入以控制电压斜降的过程。 | **论述**：该特征描述了目标专利的核心控制闭环：数字控制器（204）基于电流ADC（206）的输入（反映LDO电流），控制晶体管组合件（207）来调整输出，最终实现供电电压向指定操作电压的“斜降”，以减小或去除电压下冲（目标专利说明书第[0023]段）。对比文件完全没有电流ADC。其BYP_COMP是基于电压比较来控制MBP晶体管对电容充电，这是一个模拟的、开关式的电压维持机制，并非基于电流反馈的数字控制电压斜降过程。因此，该特征未被公开。 |
| **特征S：** 其中所述数字控制器和所述晶体管组合件处理所述系统电路的静态电流需求，而所述LDO调节器处理所述系统电路的高频动态电流需求。《未公开》 | 对比文件未描述数字控制器和晶体管组合件处理静态电流需求，而LDO处理高频动态电流需求的分工。 | **论述**：目标专利明确说明了数字控制器和晶体管组合件（作为IDAC）处理静态和低频电流需求，而LDO调节器处理高频动态电流需求（目标专利说明书第[0024]段：“数字控制器204和晶体管组合件207处理静态和低频电流需求，而LDO 205处理高频动态电流需求”）。在对比文件中，在脉冲模式下，LDO核心调节器被禁用（第[0046]段），根本不存在LDO与另一个模块协同处理不同频率需求电流的分工。BYP_COMP和MBP处理的是整个脉冲模式期间的电压维持，并未区分静态和动态电流。因此，该特征未被公开。 |
| **特征T：** 所述数字控制器和所述晶体管组合件扩充所述LDO调节器的静态电流容量以支持为芯片上泄漏供电。《未公开》 | 对比文件未提及扩充LDO静态电流容量以支持芯片泄漏供电。 | **论述**：目标专利说明书第[0024]段明确指出，IDAC（数字控制器和晶体管组合件）大大扩展了静态电流容量以支持芯片上泄漏电流的供电。对比文件没有涉及通过数字辅助模块来扩展LDO静态电流容量的任何概念。其脉冲模式操作的主要目的是降低平均功耗，而非扩展电流容量。因此，该特征未被公开。 |
| **特征U：** 其中：所述系统电路经配置以产生表示负载变化将在预定时间段中发生的提前通知信号《未公开》 | 对比文件未描述任何系统电路产生表示负载变化即将发生的提前通知信号。 | **论述**：如特征A、B、L所述，对比文件缺少“提前通知信号”这一核心概念。其控制信号是由脉冲模式控制块产生的定时信号，与系统电路的负载变化无关。因此，该特征未被公开。 |
| **特征V：** 所述低压差LDO调节器耦合到所述系统电路以接收所述提前通知信号并且响应于所述提前通知信号在所述负载变化时间期间扩展所述LDO调节器的带宽。《未公开》 | 对比文件未描述LDO调节器接收提前通知信号以扩展其带宽。 | **论述**：目标专利的特征V（对应说明书图4及第[0031]段）描述了另一种实施方式，其中LDO调节器本身接收提前通知信号并响应性地扩展其带宽（例如通过增加偏置电流）。对比文件中的LDO在脉冲模式下被禁用，且没有涉及任何基于负载变化预警的带宽扩展机制。因此，该特征未被公开。 |
| **特征W：** 其进一步包括：米勒补偿电容器，其用以稳定所述LDO调节器《隐含公开》 | 对比文件图2中LDO CORE调节器（22）的电路细节未在说明书中展开。然而，LDO调节器作为一种常见的线性稳压器，其内部通常包含用于频率补偿的米勒补偿电容器以确保稳定性，这是本领域的公知常识。 | **论述**：虽然对比文件说明书文字未明确描述LDO CORE内部包含米勒补偿电容器，但图2所示的“LDO CORE regulator”作为一个LDO调节器，为了实现稳定工作，本领域技术人员根据公知常识可以理解其内部必然包含频率补偿网络，而米勒补偿是LDO中一种常用且经典的补偿技术。因此，可以认为对比文件隐含公开了LDO调节器包含用于稳定的米勒补偿电容器。 |
| **特征X：** 可变电阻器电路，其与所述米勒补偿电容器组合而提供对所述系统电路所需的特定负载电流的补偿。《未公开》 | 对比文件未描述与米勒补偿电容器组合的可变电阻器电路，也未描述其用于提供对特定负载电流的补偿。 | **论述**：特征X是目标专利图4实施例的特定技术手段，其中可变电阻器电路Rc与米勒补偿电容器Cc组合，其电阻值跟踪负载电流的变化，从而使LDO在宽的负载电流范围内保持稳定（目标专利说明书第[0031]段）。对比文件完全没有提及这种可变电阻器补偿电路。因此，该特征未被公开。 |
| **特征Y：** 其中所述可变电阻器电路的值跟踪所述系统电路的所述负载电流的变化，其中所述LDO调节器在广泛的电流需求范围内提供稳定的电流供应。《未公开》 | 对比文件未描述任何可变电阻器电路的值跟踪负载电流变化。 | **论述**：如特征X所述，对比文件未公开可变电阻器电路。更未公开该电路的值跟踪负载电流变化以实现宽范围稳定供应的功能。目标专利该特征描述了一种使LDO带宽适应负载变化的主动补偿机制。对比文件的LDO在脉冲模式下不工作，其稳定性问题通过旁路模式解决，未采用这种跟踪负载的可变电阻补偿。因此，该特征未被公开。 |
### 结论
经过逐一比对分析，对比文件US2012229202A1公开了目标专利的个别通用特征（如特征J和W），但未公开核心的创新特征，特别是涉及“提前通知信号”、“数字辅助调节器与LDO协同工作以预防电压下冲”、“电流ADC反馈控制”、“晶体管组合件的成组控制”以及“无需外部电容引脚”等一系列相互关联的技术手段。对比文件的技术方案聚焦于通过脉冲模式操作和旁路比较器来降低核心模拟块的功耗，与目标专利通过数字辅助调节应对负载瞬变以消除电压下冲的技术构思、所要解决的技术问题及实现方式均有本质区别。
根据分析，仅技术特征J和W被对比文件隐含公开。
<<<j>>><<<w>>>