返回项目页面
对比文件列表
1981-07-21_US4280221A_发明授权_US4280221A Digital data communication system_+++b_h_j+++.docx
2026-03-24 23:38
2003-04-29_US6556628B_发明授权_US06556628B1 Methods and systems for transmitting and receiving differential signals over a plurality of conductors_+++A_B_C_D_E_F_H_I_J_K_L_N_O_P_Q_R+++.docx
2026-03-24 23:38
2005-05-19_US2005104649A_发明申请_US20050104649A1 Semiconductor device_+++H+++.docx
2026-03-24 23:38
2007-10-18_US2007241836A_发明申请_US20070241836A1 Efficient Wired Interface For Differential Signals_+++E_F_H_K_b_g_i_j+++.docx
2026-03-24 23:38
2008-04-15_US7358869B_发明授权_US07358869B1 Power efficient, high bandwidth communication using multi-signal-differential channels_+++A_B_G_H_K_N_c_d_f_i_j+++.docx
2026-03-24 23:38
2009-01-08_WO2008109478A_发明申请_WO2008109478A2 THREE PHASE AND POLARITY ENCODED SERIAL INTERFACE_+++A_B_C_D_E_F_G_H_K_N_i_j_l_m+++.docx
2026-03-24 23:38
2009-07-09_WO2009086078A_发明申请_WO2009086078A1 RECEIVER FOR MULTI-WIRE COMMUNICATION WITH REDUCED INPUT CAPACITANCE_+++A_K_b_c_d_e_f_g_h_i_j_n+++.docx
2026-03-24 23:38
2009-08-06_US2009195699A_发明申请_US20090195699A1 MULTIPLE DIFFERENTIAL TRANSMISSION SYSTEM_+++K_h_i_j+++.docx
2026-03-24 23:38
2009-11-10_KR1020090115977A_发明公开_KR1020090115977A 3-위상 및 극성 인코딩된 직렬 인터페이스_+++A_D_G_H_J_K_N_b_c_e_f_i+++.docx
2026-03-24 23:38
2009-12-30_CN101617494A_发明公开_CN101617494A 三相极性编码串行接口_+++A_H_K+++.docx
2026-03-24 23:38
2010-02-24_EP2156555A_发明公开_EP2156555A1 TECHNIQUES FOR MULTI-WIRE ENCODING WITH AN EMBEDDED CLOCK_+++A_B_G_H_K_c_d+++.docx
2026-03-24 23:38
2010-06-10_JP2010520715A_发明专利_JP2010520715A 3-phase and polarity encoded serial interface_+++A_B_C_D_E_F_G_H_I_J_K_N_l_o+++.docx
2026-03-24 23:38
2010-09-29_EP2232377A_发明公开_EP2232377A1 ASYMMETRIC COMMUNICATION ON SHARED LINKS_+++A_K_h_i_j+++.docx
2026-03-24 23:38
2012-02-08_EP2232377B_发明授权_EP2232377B1 ASYMMETRIC COMMUNICATION ON SHARED LINKS_+++H_K_a_b_e_f+++.docx
2026-03-24 23:38
2012-06-21_US2012155565A_发明申请_US20120155565A1 Three phase and polarity encoded serial interface_+++A_H_K_L_e_f_g_j_n_o+++.docx
2026-03-24 23:38
2012-08-23_US2012213299A_发明申请_US20120213299A1 METHODS AND SYSTEMS FOR NOISE RESILIENT, PIN-EFFICIENT AND LOW POWER COMMUNICATIONS WITH SPARSE SIGNALING CODES_+++G_K_M_S_T_U_V_W_X_Y_h_i_j+++.docx
2026-03-24 23:38
2012-09-11_US8264253B_发明授权_US08264253B2 Transmitter swing control circuit and method_+++B_C_D_h_k+++.docx
2026-03-24 23:38
2012-10-10_JP5043960B_发明专利_JP5043960B2 3-phase and polarity encoded serial interface_+++A_H_J_K_b_n+++.docx
2026-03-24 23:38
US2006006902A1_Description_20260318_1941_+++B_C_D_F_h_k+++.docx
2026-03-24 23:38
US2008212709A1_Description_20260318_1940_+++A_E_F_H_J_K_N_b_c_d_g_i+++.docx
2026-03-24 23:38
US2010215118A1_Description_20260318_1940_+++H_K+++.docx
2026-03-24 23:38
2012-09-11_US8264253B_发明授权_US08264253B2 Transmitter swing control circuit and method_+++B_C_D_h_k+++.docx

对比文件名称:2012-09-11_US8264253B_发明授权_US08264253B2 Transmitter swing control circuit and method

目标专利名称:高效N阶乘差分信令端接网络CN105009533B

模型名称:gpt-4-turbo

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**特征A**:包括n个电阻元件,其中所述n个电阻元件中的每一个电阻元件的第一端一起在公共节点处耦合到所述n个电阻元件中的每一个其他电阻元件的第一端,其中n是整数值并且n个导体被用来传送多个差分信号。<br>**未被公开**参见图2及对应描述:每个差分发射机驱动器(2011至2011N)具有相关联的端接电阻Rt,其耦合在输出节点与电源电压之间。对比文件公开了每个差分驱动器有其自己独立的端接电阻Rt。这些电阻的第一端(上端)分别连接到各自的驱动器输出端(Douti/Douti#),另一端(下端)连接到电源电压(VCC)。所有电阻并未在同一个公共节点处连接在一起。因此,对比文件未公开所有电阻元件的第一端耦合在同一个公共节点的技术特征。
**特征B**:多个差分信号驱动器,每一差分信号驱动器包括正端子驱动器和负端子驱动器。<br>**《直接公开》**说明书[0010]-[0011]段及图3:“The driver circuit 201 comprises transistors N1, N2... The predriver converts a single-ended data stream... to a corresponding differential input signal (Dini, Dini#) to be driven through transistors N1 and N2 onto termination resistors Rt...”。图3清晰地显示了由晶体管N1和N2构成的差分对。对比文件明确公开了差分发射机驱动器(如201),其包括两个晶体管N1和N2,分别驱动互补的输出信号Douti和Douti#,并通过端接电阻Rt连接到电源。这对应于差分信号驱动器的正端子驱动器(N1)和负端子驱动器(N2)。因此,该特征被对比文件直接公开。
**特征C**:其中对于每一差分信号驱动器,所述正端子驱动器和所述负端子驱动器分别耦合至第一电阻元件和第二电阻元件的配对。<br>**《直接公开》**说明书[0010]段及图3:“...to be driven through transistors N1 and N2 onto termination resistors Rt as shown.” 图3中,晶体管N1的漏极连接至一个端接电阻Rt(连接到VCC),晶体管N2的漏极连接至另一个端接电阻Rt(连接到VCC)。对比文件中的每个差分驱动器(如201)明确地将其正端子驱动器(N1)和负端子驱动器(N2)分别连接到两个独立的端接电阻Rt。这两个电阻构成了一个电阻配对。因此,该特征被对比文件直接公开。
**特征D**:其中所述正端子驱动器耦合到所述配对的第一电阻元件的第二端,而所述负端子驱动器耦合到所述配对的第二电阻元件的第二端。<br>**《直接公开》**同上,说明书[0010]段及图3。图3中,N1的漏极(正端子)连接到一个Rt的上端(第二端),N2的漏极(负端子)连接到另一个Rt的上端(第二端)。两个Rt的下端(第一端)均连接到VCC。对比文件清晰地示出了正端子驱动器(N1)连接到其对应电阻的一端,负端子驱动器(N2)连接到另一个电阻的一端。这与目标专利中描述的连接关系相同。因此,该特征被对比文件直接公开。
**特征E**:其中所述n个电阻元件中的每一个电阻元件连接至所述多个差分信号驱动器中的两个或更多个差分信号驱动器。<br>**未被公开**参见图2,每个差分驱动器(2011-201N)有自己的端接电阻Rt。一个给定的端接电阻Rt仅连接到一个特定的差分驱动器,并不共享给多个驱动器。对比文件中的端接电阻Rt是每个差分驱动器私有的,每个Rt仅服务于一个驱动器的正端子或负端子,而不被多个驱动器共享。这与目标专利中每个电阻元件连接至两个或更多个驱动器的星形或四面体网络结构完全不同。因此,该特征未被公开。
**特征F**:并且其中所述多个差分信号驱动器中的每个差分信号驱动器连接到所述n个电阻元件中的第一电阻元件和第二电阻元件的不同配对。<br>**未被公开**参见图2及[0010]段。图2显示了多个相同的差分驱动器(2011-201N),每个都连接到自己的两个端接电阻Rt。虽然每个驱动器连接到自己的一对电阻,但不同驱动器之间的电阻配对在物理上是分开且相同的结构,并未构成一个共享电阻网络中不同的电阻组合。目标专利权利要求中的“不同配对”应结合说明书理解为在共享的电阻网络(如星形、四面体)中,每个驱动器连接到网络中两个特定的、不同的电阻组合。而对比文件中的每个驱动器独立连接到自己的一对电阻,这些配对之间是隔离的、相同的,并未构成一个整体网络中“不同”的电阻组合关系。因此,该特征未被公开。
**特征G**:其中所述正端子驱动器和所述负端子驱动器能分开且独立地切换以提供具有幅值和方向的电流。<br>**未被公开**说明书[0010]段:“The predriver converts a single-ended data stream... to a corresponding differential input signal (Dini, Dini#)...”。图3中,预驱动器305接收单端数据,产生互补的差分信号控制N1和N2。对比文件中的正端子驱动器(N1)和负端子驱动器(N2)由同一个预驱动器305产生的互补信号控制,以实现推挽操作。它们不能被“分开且独立地切换”以独立控制各自提供的电流的幅值和方向。它们的状态是互补且绑定的,目的是驱动差分信号对,而非独立提供可编程电流。因此,该特征未被公开。
**特征H**:其特征在于,所有电阻元件都具有相同的电阻值。<br>**《隐含公开》**说明书[0002]段及图1-3:描述了具有端接电阻Rt的差分点对点链路。在差分信令领域,为了确保信号完整性和阻抗匹配,端接电阻通常需要具有相同或匹配的阻值。虽然对比文件说明书没有明确写出“所有电阻元件都具有相同的电阻值”,但本领域技术人员阅读该文件(尤其是涉及多通道差分链路时)可以毫无疑义地理解,为了确保各通道信号质量一致并实现阻抗匹配,设计上会使所有端接电阻Rt具有相同的标称电阻值。这是本领域的公知常识和常规设计选择。因此,该特征被对比文件隐含公开。
**特征I**:其特征在于,在所述多个差分信号的传输循环期间,所述n个电阻元件中的每一个具有与其他电阻元件不同的幅值和/或方向的电流。<br>**未被公开**无相关内容。对比文件关注于通过摆动控制电路维持每个驱动器输出摆幅的稳定,并未描述或要求每个端接电阻上的电流在幅值和/或方向上彼此不同。目标专利的该特征是N阶乘差分信令编码方案的核心,其依赖于通过控制使得共享电阻网络中的每个电阻上的电流状态(大小和/或方向)唯一,以编码信息。对比文件完全没有涉及这一概念或技术效果。因此,该特征未被公开。
**特征J**:其特征在于,在传输循环期间耦合到所述n个电阻元件的所述多个差分信号的组合具有非零电压差分。<br>**未被公开**无相关内容。对比文件未描述或分析所有差分信号在电阻网络上的“组合”电压差分。该特征与特征I、L相关联,是N阶乘信令系统为了排除无效状态(所有电阻电流抵消导致零组合电压)而定义的特性。对比文件中的传统差分信令系统不存在这种全局性的“组合电压差分”概念和要求。因此,该特征未被公开。
**特征K**:其特征在于,n=>3。<br>**《隐含公开》**说明书[0010]段及图2:“FIG. 2 shows N differential transmitter drivers (2011 to 201N) for a multi-bit point-to-point communications link.” 图2显示了多个(N个)驱动器。目标专利中n代表导体数量。对比文件图2展示了N个差分驱动器,每个差分驱动器使用两个导体(Douti, Douti#)。因此,当N大于等于2时,所使用的导体总数为2N,必然大于等于4,满足n>=3的条件。本领域技术人员从对比文件公开的多位(multi-bit)链路可以明确推导出导体数量n至少为4(当N=2时),因此n>=3是必然满足的。该特征被对比文件隐含公开。
**特征L**:其特征在于,所述多个差分信号是从原始码元子集生成的,所述原始码元子集选自多个可能原始码元,所述原始码元子集等于在所述端接网络电路处生成非零电压差分的n!个状态。<br>**未被公开**无相关内容。该特征定义了N阶乘编码的具体数学关系(n!个有效状态),是目标专利的核心创新点之一。对比文件涉及的是传统的二进制差分信令,其状态数为2^N,与n!无关,且未提及任何关于选择子集以排除零组合电压状态的概念。因此,该特征未被公开。
**特征M**:其特征在于,所述正端子驱动器和所述负端子驱动器之一被选择性地关闭以消除跨电阻元件的电流抵消。<br>**未被公开**无相关内容。该特征是目标专利为了实现功率节省而提出的具体手段,通过独立控制正负端子驱动器的开关状态,避免在共享电阻网络中产生抵消电流。对比文件中的驱动器工作于标准的推挽模式,正负端子同时工作,不存在选择性关闭其一以消除电流抵消的操作或目的。因此,该特征未被公开。
**特征N**:其特征在于,所述多个差分信号驱动器之间的电路径只经过所述n个电阻元件以及所述公共节点。<br>**未被公开**参见图2,各驱动器(2011-201N)之间没有直接的电路径。它们的连接路径是通过各自的端接电阻Rt连接到共同的电源VCC,但并非通过一个共享的“公共节点”和一组共享的“n个电阻元件”。该特征依赖于特征A所定义的共享电阻网络结构。由于对比文件不存在所有电阻第一端共接的“公共节点”,且电阻是各自独立的,因此驱动器之间不存在“只经过所述n个电阻元件以及所述公共节点”的路径。它们的路径是各自独立地经过自己的电阻到电源。因此,该特征未被公开。
**特征O**:其特征在于,对于n=3个导体,使用3个差分信号驱动器以及2个差分电压电平来在每循环传送6个状态。<br>**未被公开**无相关内容。该特征是对n=3时N阶乘信令系统具体参数(驱动器数量、电压电平数、状态数)的限定。对比文件未描述任何与此特定配置相关的技术内容。因此,该特征未被公开。
**特征P**:其特征在于,对于n=4个导体,使用6个差分信号驱动器以及3个差分电压电平来在每循环传送24个状态。<br>**未被公开**无相关内容。同上,该特定配置未被对比文件公开。
**特征Q**:其特征在于,对于n=5个导体,使用10个差分信号驱动器以及4个差分电压电平来在每循环传送120个状态。<br>**未被公开**无相关内容。同上,该特定配置未被对比文件公开。
**特征R**:其特征在于,对于n=6个导体,使用15个差分信号驱动器以及5个差分电压电平来在每循环传送720个状态。<br>**未被公开**无相关内容。同上,该特定配置未被对比文件公开。
**特征S**:其特征在于,每一个正端子驱动器以及每一个负端子驱动器包括多个可切换电路,每一可切换电路独立于同一正/负端子驱动器中的其他可切换电路来控制。<br>**未被公开**说明书[0017]-[0018]段及图4描述了用于摆动控制的IDAC电路,其包含多个二进制加权的晶体管对,用于产生不同的电流强度。对比文件图4的IDAC电路用于为驱动器提供可编程的偏置电流,以控制输出摆幅。它并非集成在“每一个正端子驱动器以及每一个负端子驱动器”内部作为其构成部分。目标专利的“可切换电路”是驱动器本身的一部分,用于直接产生不同幅值的输出电流。两者在结构、位置和功能上均不同。因此,该特征未被公开。
**特征T**:其特征在于,每一可切换电路包括导致电流流出相应的正/负端子驱动器的第一开关、以及导致电流流入相应的正/负端子驱动器的第二开关。<br>**未被公开**无相关内容。对比文件未描述在正/负端子驱动器内部包含具有此类开关结构的可切换电路。因此,该特征未被公开。
**特征U**:其特征在于,所述多个可切换电路包括提供去往/来自相应端子的第一电流的第一可切换电路以及提供去往/来自相应端子的第二电流的第二可切换电路。<br>**未被公开**无相关内容。该特征依赖于特征S和T所定义的驱动器结构。由于对比文件未公开该结构,因此该特征也未被公开。
**特征V**:其特征在于,所述第二电流具有与所述第一电流不同的幅值但相同的方向。<br>**未被公开**无相关内容。该特征描述了可切换电路提供的电流特性。对比文件未公开相关结构或电流控制方式。因此,该特征未被公开。
**特征W**:其特征在于,所述第二电流是所述第一电流的整数倍。<br>**未被公开**无相关内容。同上,该特征未被公开。
**特征X**:其特征在于,所述多个可切换电路还包括提供去往/来自相应端子的第三电流的第三可切换电路,其中所述第二电流相比于所述第一电流具有固定增量,而所述第三电流相比于所述第二电流具有相同的固定增量。<br>**未被公开**无相关内容。同上,该特征未被公开。
**特征Y**:其特征在于,可切换电路的幅值和/或数量是所使用的导体数量的函数。<br>**未被公开**无相关内容。该特征将驱动器电路配置与系统规模(导体数量n)相关联。对比文件未揭示这种函数关系。因此,该特征未被公开。

<<<B>>><<<C>>><<<D>>><<<h>>><<<k>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE