**对比文件名称：** 2010-08-03_US7768306B_发明授权_US07768306B2 Low to high voltage conversion output driver
**目标专利名称：** 带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
**模型名称：** 专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：串行化器<br>**《隐含公开》** | [0005] “An embodiment of a parallel to serial transmitter comprises a parallel to serial converter, and a low to high voltage conversion output driver. The parallel to serial converter receives a parallel data signal and generates a low voltage serial data signal.”<br>（说明书段落[0005]） | 对比文件公开的“parallel to serial converter”（并行到串行转换器）接收并行数据信号并生成低电压串行数据信号，其功能与目标专利中的“串行化器”完全相同，都是将并行数据转换为串行数据流。本领域技术人员能够毫无疑义地理解，“并行到串行转换器”即“串行化器”的另一种表述。因此，该技术特征被对比文件隐含公开。 |
| **技术特征B**：被耦合以从所述串行化器接收差分输入的预驱动器，<br>**未公开** | 无对应内容。对比文件图5、6及说明书仅描述了低到高电压转换输出驱动器（500，620）直接接收来自并行到串行转换器（610）的串行数据信号（V1）。该输出驱动器（500）由低电压晶体管（520）和高电压晶体管（530）构成，其结构与目标专利中“预驱动器”的功能（进行电压电平转换和去加重）和具体构成（全PMOS交叉耦合电平转换器加去加重PMOS）均不相同。 | 对比文件未公开“预驱动器”这一功能模块。其“低到高电压转换输出驱动器”（500，620）虽然也接收串行数据并进行电压转换，但其结构、原理（低电压NMOS与高电压NMOS串联）与目标专利中定义的“预驱动器”（采用全PMOS交叉耦合电平转换器并集成去加重功能）有本质区别。本领域技术人员无法从对比文件中得出或推断出目标专利所定义的“预驱动器”。 |
| **技术特征C**：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出<br>**未公开** | 无对应内容。对比文件图5所示的输出驱动器（500）的核心电路由NMOS晶体管（低电压NMOS 520和高电压NMOS 530）构成，采用串联结构，而非交叉耦合结构。全文未提及使用PMOS晶体管，更未提及由四个PMOS晶体管组成的交叉耦合电平转换器。 | 目标专利的核心特征之一是采用“全PMOS交叉耦合电平转换器”进行电压转换，这不同于传统的NMOS差分对或串联结构。对比文件公开的输出驱动器结构完全基于NMOS，采用完全不同的电路架构（低电压NMOS与高电压NMOS串联）来实现电压转换，并未公开或暗示使用PMOS交叉耦合电平转换器。因此，该特征未被公开。 |
| **技术特征D**：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，<br>**未公开** | 无对应内容。对比文件全文未提及“去加重”（de-emphasis）功能或技术，也未描述任何用于实现去加重的额外晶体管或“去加重抽头”。其电路（图5）仅包含实现基本电压转换功能所必需的电流源、低电压NMOS和高电压NMOS。 | 去加重功能是目标专利的一个关键创新点，用于改善信号完整性。对比文件解决信号完整性问题（如ISI）的方式是避免使用带宽有限的高压电平移位器（见[0021]），而非在驱动链中引入主动的去加重电路。没有任何内容暗示或公开了使用PMOS晶体管形成去加重抽头的结构。因此，该特征未被公开。 |
| **技术特征E**：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合<br>**未公开** | 无对应内容。由于对比文件未公开“交叉耦合电平转换器”和“去加重PMOS晶体管”，因此更不存在这两者之间的“并联耦合”关系。 | 该特征描述了去加重晶体管与电平转换器之间的具体连接关系。由于对比文件未公开这两个主体元件，因此该连接关系也无从谈起。 |
| **技术特征F**：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。<br>**未公开** | 无对应内容。对比文件中的“低到高电压转换输出驱动器”（500，620）直接输出到负载（540）和通道，其本身即作为最终的输出级。说明书及图中未描述在电压转换输出驱动器之后还存在另一个独立的“驱动器”模块。图4所示的常规输出驱动器（400）是作为比较对象存在的，并非本发明实施例的一部分。 | 目标专利的权利要求限定了“预驱动器”和“驱动器”是两个前后连接的独立模块。对比文件的实施例（图5，6）将电压转换和驱动功能集成在一个“低到高电压转换输出驱动器”（500，620）模块中，没有划分出独立的、接收预驱动器输出的“驱动器”模块。因此，该特征未被公开。 |
| **技术特征G**：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。<br>**未公开** | 无对应内容。对比文件图5所示的电路为差分输入（Vip, Vin），但这两个输入分别连接至两个低电压NMOS晶体管（520）的栅极（第二端子522）。该电路结构并非“交叉耦合电平转换器”，也没有“互补输入”的概念。 | 该特征限定了差分输入与特定电路结构（交叉耦合电平转换器）的特定连接方式。由于对比文件未公开“交叉耦合电平转换器”这一结构，因此差分输入与该结构的连接关系自然也未被公开。 |
| **技术特征H**：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。<br>**未公开** | 无对应内容。原因同技术特征D，对比文件未公开“去加重PMOS晶体管”。 | 该特征描述了差分输入与去加重晶体管之间的连接关系。由于对比文件未公开“去加重PMOS晶体管”，因此该连接关系未被公开。 |
| **技术特征I**：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管<br>**未公开** | 无对应内容。对比文件图5中，电流源（510）一端接地（GND），另一端连接低电压NMOS晶体管（520）的源极（第一端子521）。这是一个简单的电流源，并非受控于电流镜的“尾电流控制晶体管”。 | 目标专利中的“尾电流控制晶体管”是交叉耦合电平转换器的一部分，用于设置输出共模电压。对比文件中的电流源（510）是提供恒定电流的元件，其结构和控制方式（未被电流镜控制）与目标专利不同。且该电流源所服务的电路主体（NMOS串联对）也与目标专利的交叉耦合PMOS对不同。因此，该特征未被公开。 |
| **技术特征J**：被耦合以控制所述尾电流控制晶体管的第一电流镜。<br>**未公开** | 无对应内容。对比文件中没有描述任何电流镜结构。图5中的偏置源Vbias是一个电压源，用于为高电压NMOS晶体管（530）提供固定栅压，而非电流镜。 | 目标专利使用电流镜来精确控制尾电流晶体管的电流。对比文件中既无“尾电流控制晶体管”，也无控制它的“第一电流镜”。其偏置方案（电压源Vbias）与目标专利的电流镜控制方案不同。 |
| **技术特征K**：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。<br>**未公开** | 无对应内容。对比文件中既无“第一电流镜”，也无“第二电流镜”，更无“去加重PMOS晶体管”。 | 该特征涉及为去加重功能提供偏置电流的复杂偏置网络。对比文件的电路结构简单，没有此类多级电流镜设计，也无需为不存在的去加重晶体管提供电流。因此，该特征未被公开。 |
| **技术特征L**：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。<br>**未公开** | [0025] “One advantage of using the output driver 500 is that no high voltage (3 Volt in this embodiment) is needed to be inputted into a chip because the load device 540 can be implemented outside the chip and the control voltage of the transistor 522 (used by the chip) is a low voltage (1 Volt in this embodiment).”<br>（说明书段落[0025]） | 对比文件提及了芯片内部使用低电压（如1V）控制信号，而外部负载和通道需要高电压（如3V），这隐含了存在不同电压域的概念。然而，该描述是针对整个“输出驱动器”（500）的输入信号电压和输出负载电压而言，并未明确划分出“串行化器”和“交叉耦合电平转换器”这两个具体模块并由不同的“功率域”供电。目标专利的权利要求明确限定了两个具体模块由不同功率域供电。对比文件仅泛泛提及了高低电压的存在，未公开该具体的技术特征。 |
| **技术特征M**：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。<br>**未公开** | [0024] “The channel is, for example, a serial link. A serial link can be, for example, a USB, PCI Express, SATA, or HDMI interface.”<br>（说明书段落[0024]） | 对比文件仅以举例方式提到其输出驱动器可应用于HDMI等接口，这是一种应用场景的列举，而非对“集成电路与...集成”这一具体产品集成关系的限定。本领域技术人员不能从“可用于”毫无疑义地得出“已集成于”某个具体设备的结论。因此，该特征未被公开。 |
| **技术特征N**：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。<br>**《隐含公开》** | [0005] “The invention provides a low to high voltage conversion output driver ... Thus, chip area and power consumption of the level shifter are eliminated...”<br>（说明书段落[0005]）<br>以及全文语境。 | 对比文件通篇讨论的是集成电路中的输出驱动器设计，旨在减少芯片面积和功耗（见[0005]）。本领域技术人员结合公知常识可以毫无疑义地推断，其所描述的并行到串行转换器（串行化器）和低到高电压转换输出驱动器必然被集成在半导体芯片（即至少一个半导体管芯）上以实现其发明目的。因此，该特征被对比文件隐含公开。 |
### 结论
根据对比文件US7768306B的说明书内容，经过逐一比对：
- 技术特征A和N被**隐含公开**。
- 技术特征B至M均未被公开（既非直接公开，也非隐含公开）。
<<<a>>><<<n>>>