对比文件的名称：2005-01-27_JP2004504738A_发明专利_JP2004504738A5
目标专利的名称：具有内建负载衰减器的宽带数/模转换器CN102549929B
模型名称：DeepSeek最新版本模型
### 特征比对表格
| 技术特征描述与公开性判断 | 对比文件原文引用（翻译） | 公开性论述 |
| **A：数/模转换器DAC，其具有第一输出端和第二输出端，《直接公开》** | “...差動出力電流を提供するように接続されたスイッチのアレイ（１４）と、...相補的な１対の出力線（１６、１７）...” (说明书第[0001]段) | 对比文件公开了DAC具有一对互补的输出线（正输出线16和负输出线17），这直接对应于目标专利中DAC的第一输出端和第二输出端。因此，技术特征A被直接公开。 |
| **B：其中所述DAC包括双级联电流源和差动电流模式开关DCMS《隐含公开》** | “...それぞれが出力電流を生じる電流源のアレイ（１２）と、...制御信号に応答して前記電流源出力のそれぞれを相補的な１対の出力線（１６、１７）の一方に切り換え...スイッチのアレイ（１４）と...” (说明书第[0001]段) | 对比文件公开了电流源阵列（12）和开关阵列（14），开关阵列将各电流源的输出切换到一对互补输出线（16，17）中的一条，这构成了一个差动电流模式开关（DCMS）结构。然而，对比文件仅描述了“电流源阵列”，未明确其内部为“双级联”结构。但根据本领域公知常识，为获得高输出阻抗和良好电流匹配，在电流源DAC中常采用级联（Cascode）电流源结构，这是实现高分辨率DAC的常见手段。因此，本领域技术人员由对比文件公开的电流源阵列（用于产生输出电流）可以合理推断出其可能包含或等效于级联电流源结构，以实现所需性能。因此，技术特征B被隐含公开。 |
| **C：直流DC补偿级，其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端《隐含公开》** | “...正及び負の出力線に接続され前記電流源によって供給された差動出力電流をシンクする第１及び第２の折り返し電流源（５０、５２）を更に備えている...” (说明书第[0006]段)；“...調整されたカスコード回路（６０, ６２）...” (说明书第[0008]段) | 对比文件公开了连接到正负输出线的“折叠电流源”（50，52）以及“调整后的共源共栅电路”（60，62）。根据其描述，折叠电流源用于接收（sink）DAC输出的差分电流，而调整后的共源共栅电路（其包含晶体管Q1-Q4、偏置电流源I1、I2和电容C1、C2）用于形成反馈环路，使正负输出线上的电位保持基本恒定。这种维持输出节点直流电位稳定的电路，其功能与目标专利中DC补偿级（用于提供额外电流并稳定DAC输出节点电位）的作用是类似的。尽管电路结构不同（目标专利使用简单的PMOS晶体管，对比文件使用更复杂的反馈环路），但其在系统中所起到的“直流补偿”作用是相同的。因此，本领域技术人员可以合理推断对比文件中存在一个起到直流补偿作用的电路级，其输出连接到DAC的输出端。技术特征C被隐含公开。 |
| **D：负载衰减器，其经适配以起隔离级的作用且具有第一输入端和第二输入端，《隐含公开》** | “トラッキング及び減衰（Ｔ／Ａ）回路（２０）と、...第１の減衰スイッチ（Ｓ１）...第２の減衰スイッチ（Ｓ２）...第３の減衰スイッチ（Ｓ３）...前記差動出力電流が安定する間、前記差動出力電流を減衰させる...” (说明书第[0001]段) | 对比文件公开了“跟踪及衰减（T/A）电路”（20），其包含开关S1、S2、S3，在差分输出电流稳定期间（即切换后的瞬态期间）对电流进行衰减。这个T/A电路的作用是在DAC内部电流开关切换后、输出稳定前，主动衰减输出线上的电流/电压瞬变（glitch），从而改善动态线性度。这实质上起到了将DAC核心（电流源和开关阵列）与后续电路或负载在瞬态期间进行“隔离”、防止瞬变能量影响输出的作用。尽管其实现方式（开关网络）与目标专利（基于运放和晶体管的反馈衰减器）不同，但其核心功能“衰减”以改善性能是相同的。因此，T/A电路可以被视为一种起隔离衰减作用的“负载衰减器”。它作用于正负输出线（16，17），即具有两个输入端。因此，技术特征D被隐含公开。 |
| **E：其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端，《直接公开》** | 如特征C、D所引，T/A电路（负载衰减器）的开关S1、S2分别连接到正输出线（16）和负输出线（17）（即其输入端）。同时，折叠电流源（50，52）及调整后的共源共栅电路（60，62）（起DC补偿作用）的输出也连接在相同的正负输出线（16，17）上。因此，DAC的输出端（即输出线16，17）和DC补偿电路的输出端都共同连接到了T/A电路（负载衰减器）的输入端（即开关S1、S2所连接的节点）。这构成了直接的连接关系公开。 | 在对比文件的电路结构中，DAC的电流源/开关阵列的输出线（16，17）同时是折叠电流源/调整共源共栅电路的连接点，也是T/A衰减电路开关（S1，S2）的连接点。因此，DAC的输出和DC补偿电路的输出均被“输入”到T/A电路（负载衰减器）。技术特征E的连接关系被直接公开。 |
| **F：且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。《未公开》** | 对比文件未明确记载折叠电流源（50,52）或调整共源共栅电路（60,62）提供的偏置电流是专门用于“使能负载衰减器在整个操作区域上的操作”。这些电路的作用被描述为“シンクする”（接收/吸收DAC电流）或保持输出线电位恒定。目标专利中DC补偿级提供额外电流是为了确保其负载衰减器（基于反馈放大器）中的晶体管工作在所需的区域（如饱和区），这是由其特定结构（源极跟随器配置的PMOS）决定的。对比文件的T/A电路是简单的开关网络，不需要额外的偏置电流来“使能”其开关操作。因此，该特定功能未被公开。 | 目标专利中DC补偿级提供额外电流是为了支持其特定结构的负载衰减器（基于源跟随器）的正常工作点。对比文件中起类似DC补偿作用的电路（折叠电流源/调整共源共栅）虽然提供了电流，但其目的和作用（吸收DAC电流、稳定直流电位）与“使能负载衰减器操作”这一具体目的不同。对比文件的T/A电路（开关）本身不需要这样的电流支持来“操作”。因此，技术特征F未被公开。 |
| **G：其中所述双级联电流源具有输出端且所述DCMS具有输入端，且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。《未公开》** | 对比文件仅公开了电流源阵列（12）和开关阵列（14），未详细描述电流源阵列的内部拓扑结构为“双级联”，也未明确描述电流源阵列的“输出端”与开关阵列的“输入端”之间的具体连接关系，以及它们与“导轨电压”的连接关系。说明书附图可能显示了连接，但文字描述不足以毫无疑义地确定该具体连接。 | 技术特征G限定了双级联电流源、DCMS以及导轨电压三者之间的特定连接关系。对比文件缺乏对电流源内部结构（双级联）的描述，也缺乏对这些节点与“导轨电压”连接关系的明确文字记载。本领域技术人员不能毫无疑义地或通过合理推断得出该具体的连接拓扑。因此，技术特征G未被公开。 |
| **H：其中所述双级联电流源包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压《未公开》** | 对比文件未描述电流源阵列的具体实现电路，更没有公开使用PMOS晶体管构成的双级联结构，也没有公开第一PMOS晶体管的源极连接导轨电压、栅极连接第一偏压电压的具体连接方式。 | 技术特征H是双级联电流源的具体电路实现。对比文件仅功能性描述了“电流源阵列”，没有公开任何使用PMOS晶体管的具体级联电路结构，更没有公开具体的连接关系（源极接导轨电压，栅极接偏压）。因此，该技术特征未被公开。 |
| **I：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。《未公开》** | 同特征H，对比文件未公开任何关于双PMOS级联电流源的具体电路结构及连接关系。 | 技术特征I是双级联电流源中第二级晶体管的具体连接关系。对比文件完全没有涉及。因此，该技术特征未被公开。 |
| **J：其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。《未公开》** | 对比文件完全没有涉及从T/A电路（负载衰减器）看进去的DAC输出电阻的计算公式，更没有涉及基于特定PMOS晶体管参数（跨导gm、漏源电阻rds）的表达式。该公式是目标专利针对其特定双级联PMOS电流源结构推导出的特性。 | 技术特征J是一个具体的、基于特定电路结构的数学模型/参数关系。对比文件未公开任何类似的计算公式或关系。因此，该技术特征未被公开。 |
| **K：其中所述DCMS包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第一PMOS晶体管的栅极连接到第一数据输入端，且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端《未公开》** | 对比文件公开了开关阵列（14），其将电流源输出切换到互补输出线。虽然开关阵列可以用晶体管（如PMOS）实现，但对比文件文字部分没有明确公开开关是由PMOS晶体管构成，也没有公开其源极、栅极、漏极连接到“双级联电流源的输出端”、“第一数据输入端”和“第一输出端”的具体连接关系。附图可能暗示了开关，但文字描述不足以支持该具体特征。 | 技术特征K是DCMS的具体电路实现，限定了PMOS开关的详细连接关系。对比文件仅功能性描述了“开关阵列”，没有公开其由PMOS晶体管实现，更没有公开与“双级联电流源输出端”等具体节点的连接。因此，该技术特征未被公开。 |
| **L：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二PMOS晶体管的栅极连接到第二数据输入端，且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。《未公开》** | 同特征K，对比文件未公开开关阵列中具体PMOS晶体管的连接关系。 | 技术特征L是DCMS中另一个开关的具体连接关系。对比文件未公开。因此，该技术特征未被公开。 |
| **M：其中所述DC补偿级包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压，其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端，且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP《未公开》** | 对比文件公开了“折叠电流源”（50，52）和“调整后的共源共栅电路”（60，62）作为补偿/偏置电路。这些电路包含晶体管（Qf+, Qf-, Q1-Q4），但其具体类型（NPN? PNP? MOS?）和连接方式（例如，源极接导轨电压，栅极接固定偏压VBP）与目标专利中简单的PMOS电流源结构（M, 图3中的336a/b）完全不同。目标专利的DC补偿级是简单的二极管连接或固定偏置的PMOS电流源。对比文件的电路是包含反馈环路的复杂结构。 | 技术特征M是DC补偿级的一种具体、简单的电路实现。对比文件中起类似功能的电路结构完全不同，是一个包含多个晶体管、电流源和电容的反馈放大器结构（调整的共源共栅），并非简单的PMOS晶体管连接到固定偏压VBP。因此，该具体电路结构未被公开。 |
| **N：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述导轨电压，其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端，且其中所述第二PMOS晶体管的栅极连接到VBP。《未公开》** | 同特征M，对比文件未公开该简单PMOS结构的DC补偿级。 | 技术特征N是DC补偿级中另一个PMOS晶体管的具体连接关系。对比文件未公开。因此，该技术特征未被公开。 |
| **O：其中所述负载衰减器包括：第一放大器，其中所述第一放大器的正输入端接收第一参考信号《未公开》** | 对比文件中的负载衰减器（T/A电路20）由开关S1、S2、S3和驱动电路22构成。其不包含任何放大器，也没有接收参考信号的输入端。 | 技术特征O限定了负载衰减器包含放大器并接收参考信号。这是目标专利负载衰减器（基于运放的反馈结构）的核心组成部分。对比文件的衰减器是基于开关的纯被动/数字控制结构，完全没有放大器或参考信号。因此，该技术特征未被公开。 |
| **P：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端，其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端《未公开》** | 对比文件的T/A电路不包含PMOS晶体管作为衰减元件，而是使用开关（可能由晶体管实现，但功能是开关，而非工作在放大区的晶体管）。更不包含由放大器输出驱动晶体管栅极的反馈连接结构。 | 技术特征P描述了基于运放和PMOS晶体管的源极跟随器形式的衰减器具体电路。对比文件的衰减器是完全不同的开关网络结构。因此，该技术特征未被公开。 |
| **Q：第二放大器，其中所述第二放大器的正输入端接收第二参考信号《未公开》** | 同特征O，对比文件的T/A电路不包含放大器。 | 技术特征Q限定了负载衰减器包含第二个放大器。对比文件未公开。因此，该技术特征未被公开。 |
| **R：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端，其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端《未公开》** | 同特征P，对比文件的T/A电路不包含该具体电路结构。 | 技术特征R描述了负载衰减器另一通道的具体电路。对比文件未公开。因此，该技术特征未被公开。 |
| **S：其中所述第一放大器和第二放大器具有转移函数，其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导，且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。《未公开》** | 该技术特征描述了目标专利特定负载衰减器结构的数学模型和参数关系（输入电阻=1/(A(s)/gm)）。对比文件的T/A电路是开关网络，不存在放大器转移函数和晶体管跨导在该语境下的组合，也没有公开这样的电阻关系。 | 技术特征S是一个基于特定电路架构（运放+源跟随器）的数学特性描述。对比文件未公开任何类似的结构或参数关系。因此，该技术特征未被公开。 |
| **T：其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。《未公开》** | 对比文件全文未提及或讨论“从负载衰减器发现的DAC的电阻”与“从DAC发现的负载衰减器的电阻”的比率，也未提及该比率是否受外部负载电阻限制。目标专利该特征是其特定架构（内建负载衰减器实现高阻抗比）所带来的技术效果。 | 技术特征T描述了一个特定的技术效果或系统特性。对比文件没有公开或暗示这一特性。因此，该技术特征未被公开。 |
| **U：其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动，从而减小所述DAC的信号/代码相依行为。《隐含公开》** | “前記差動出力電流が安定する間、前記差動出力電流を減衰させるように構成された減衰スイッチ駆動回路（２２）”（说明书第[0001]段） | 对比文件明确指出，T/A电路（负载衰减器）在差分输出电流稳定期间对其进行了衰减。其作用正是在电流开关切换后、输出稳定前，抑制输出线上的瞬变（glitch）和摆动，这有助于减小DAC输出因代码切换而产生的非理想行为（即信号/代码相依行为）。尽管实现机制不同，但所追求的技术效果（通过衰减减小瞬变影响，改善线性度）是相同的。因此，本领域技术人员可以合理推断对比文件的负载衰减器起到了避免输出摆动、减小代码相依行为的作用。技术特征U被隐含公开。 |
| **V：其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。《隐含公开》** | 对比文件的T/A电路通过在瞬态期间将输出线通过开关S1、S2连接到地（信号地），以及通过开关S3将两条输出线短接，实质上在衰减期间为输出线（即负载衰减器的输入节点）提供了一个低阻抗路径（到地或到彼此）。低阻抗路径有利于快速泄放开关切换产生的瞬态（glitch）能量。因此，该特征所描述的技术效果在对比文件的T/A电路工作过程中得以实现。技术特征V被隐含公开。 | 在对比文件中，当衰减开关S1、S2闭合时，输出线连接到信号地；当S3闭合时，两条输出线短接。这两种状态都为输出线（即T/A电路的输入端）提供了低阻抗通路，从而能够快速释放瞬态能量。这与目标专利中负载衰减器输入节点为低阻抗（由运放虚短和源极跟随器结构形成）虽然原理不同，但达到的效果（快速释放glitch能量）是相似的。因此，本领域技术人员可以合理推断出该效果。 |
| **W：其进一步包括连接到所述负载衰减器的输出端的滤波器。《未公开》** | 对比文件全文未提及在T/A电路（负载衰减器）的输出端连接有任何滤波器。 | 技术特征W是附加的滤波器组件。对比文件未公开。因此，该技术特征未被公开。 |
| **X：其中所述DAC是低功率高分辨率宽带DAC。《未公开》** | 对比文件旨在“改善动态线性性”（動的線形性を改善する），这通常与宽带、高分辨率应用相关，但说明书未明确将其描述为“低功率”和“宽带”DAC。其解决的问题（改善glitch）是提高动态性能，但“低功率”和“宽带”是目标专利声称的属性，并非对比文件明确公开或必然隐含的属性。 | 技术特征X是对DAC整体性能（低功耗、高分辨率、宽带）的限定。对比文件没有明确描述其DAC具有“低功率”特性，虽然其改进动态线性度可能有利于宽带应用，但“高分辨率”和“宽带”并非其明确教导。因此，该技术特征未被公开。 |
<<<A>>><<<E>>>
<<<b>>><<<c>>><<<d>>><<<u>>><<<v>>>