**对比文件名称**：2003-05-07_JP2003516083A_发明专利_JP2003516083A Process, voltage, and a method and circuit for automatically tuning the filter circuit against temperature
**目标专利名称**：补偿封装电感的可调谐电容器电路CN103189979B
**本次调用模型名称**：专利创造性评估模型
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：第一IC接地焊盘，其被直接连接到片上接地节点。<br>**判断结果**：未公开 | 对比文件全文未提及“IC接地焊盘”、“片上接地节点”或类似的直接接地连接结构。 | 目标专利的技术方案核心在于通过两个接地焊盘的不同连接方式来补偿封装电感。对比文件涉及的是用于滤波器自动调谐的RC校正电路，其发明目的是补偿工艺、电压、温度（PVT）变化对滤波器RC时间常数的影响。对比文件中完全没有涉及集成电路的接地焊盘、片上接地节点、封装电感等概念，也未描述任何将焊盘“直接”连接到接地节点的结构。因此，本领域技术人员无法从对比文件中直接或隐含地得出该技术特征。 |
| **技术特征B**：第二IC接地焊盘，其经由可调谐电容器电路连接到所述片上接地节点。<br>**判断结果**：未公开 | 对比文件全文未提及“第二IC接地焊盘”或通过可调谐电容器电路连接到接地节点的结构。 | 同特征A，对比文件的主题和解决的问题与目标专利完全不同。对比文件中的电容阵列（310）是校正电路的一部分，用于积分器和后续的滤波器调谐，其连接关系（如图3，连接在积分器输入端和输出端之间）与目标专利中“接地焊盘-可调谐电容-片上接地节点”这一用于形成接地补偿路径的结构有本质区别。该连接在对比文件中的作用是构成可调谐的积分电容，而非提供一条补偿接地电感的射频（RF）路径。因此，该特征未被公开。 |
| **技术特征C**：其中所述可调谐电容器电路的电容与封装电感在所述IC的工作频率处谐振。<br>**判断结果**：未公开 | 对比文件全文未提及“封装电感”，也未提及使电容与电感在工作频率“谐振”的概念或目的。 | 目标专利的核心发明点是利用LC谐振来抵消封装电感在特定工作频率处引入的阻抗。对比文件的核心是维持RC时间常数恒定，其调谐算法（如图5连续逼近法）的目标是使积分器在固定时间`tref`的输出电压等于参考电压（`kVref`），从而确定使`RC`积恒定的电容值。整个过程是纯RC域的积分和电压比较，不涉及任何电感参数、谐振频率计算或阻抗抵消。两者技术手段和追求的效果（恒定RC vs. LC谐振抵消电感）截然不同。因此，该特征未被公开。 |
| **技术特征D**：其特征在于，印刷电路板(PCB)接地节点被连接到所述第一IC接地焊盘和所述第二IC接地焊盘，其中所述封装电感来自于所述第二IC接地焊盘和所述PCB接地节点之间的连接。<br>**判断结果**：未公开 | 对比文件全文未提及“PCB接地节点”、“IC接地焊盘”之间的连接，也未提及由这种连接产生的“封装电感”。 | 该特征定义了封装电感的具体来源和应用场景。对比文件描述的是一个完整的调谐系统（调谐器102+滤波器104），并未具体揭示集成电路芯片与外部PCB之间的物理连接细节，特别是接地连接的结构。其电路图（如图2、3）是原理性框图，未区分片上部件和封装寄生参数。因此，该特征未被公开。 |
| **技术特征E**：其特征在于，当所述可调谐电容器电路与所述封装电感谐振时，所述片上接地节点在所述集成电路的所述工作频率处的阻抗比没有所述可调谐电容器电路的情形要低。<br>**判断结果**：未公开 | 对比文件全文未涉及通过谐振降低“片上接地节点阻抗”的技术效果或目的。 | 该特征描述了目标专利技术方案带来的有益效果。对比文件所追求和实现的效果是使滤波器的截止频率稳定（通过恒定RC积），从而补偿PVT变化。其校正电路的工作（如积分、比较）是为了确定电容的数码值，而非为了在某个节点（特别是接地节点）产生一个低阻抗点。因此，该技术效果及其背后的原理在对比文件中没有记载。 |
| **技术特征F**：其特征在于，所述可调谐电容器电路包括与开关电容器并联的固定电容器。<br>**判断结果**：《直接公开》 | 【图4】及对应说明书段落【0026】-【0027】记载了电容阵列310的构成：“キャパシタアレイは、ノード３１８および３２０の両端間に並列に結合された複数のキャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、およびＣｉを含む。... キャパシタＣｉは、キャパシタアレイ３１０に備えられ、固定キャパシタンス値を与え、キャパシタアレイ３１０のキャパシタンス範囲を狭める。” (电容阵列包括并联连接在节点318和320两端的多个电容C0, C1, C2, C3和Ci。... 电容Ci设置在电容阵列310中，提供固定的电容值，用于缩小电容阵列310的电容范围。) | 对比文件中的电容阵列310明确包含一个固定电容Ci和多个可切换的电容C0-C3。这些电容均并联连接在节点318和320之间。其中，电容C0-C3通过开关（402-408）控制，属于“开关电容器”，而电容Ci是固定的。这完全对应于目标专利中“可调谐电容器电路包括与开关电容器并联的固定电容器”这一结构特征。两者作用也类似：固定电容（Ci/C0）作为基础电容，开关电容用于精细调谐总电容值。因此，该特征被对比文件直接公开。 |
| **技术特征G**：其特征在于，所述开关电容器包括与电容器串联的开关，其中所述开关进行操作以基于控制电压在可调谐电容器排中纳入或排除所述电容器的电容。<br>**判断结果**：《直接公开》 | 【图4】及对应说明书段落【0028】记载：“キャパシタアレイ３１０のキャパシタＣ０、Ｃ１、Ｃ２、およびＣ３は、スイッチ４０２、４０４、４０６、および４０８のそれぞれによって制御される。 スイッチ４０２、４０４、４０６、４０８は、順にチューニング論理回路からの入力データビットｂ［０］、ｂ［１］、ｂ［２］、およびｂ［３］のそれぞれによって制御される。 例えば、入力データビット値がゼロである場合、スイッチは開いて、関連キャパシタは非作動である。 しかしながら、ビット値が１である場合、関連キャパシタは作動される。” (电容阵列310的电容C0, C1, C2和C3分别由开关402, 404, 406和408控制。开关402, 404, 406, 408依次分别由来自调谐逻辑电路的输入数据位b[0], b[1], b[2]和b[3]控制。例如，当输入数据位值为零时，开关打开，相关电容不工作。然而，当位值为1时，相关电容被激活。) | 对比文件清楚地揭示了每个开关电容器单元由电容器（C0-C3）和与之串联的开关（402-408）构成。开关的操作基于输入数据位（b[0]-b[3]）的电平（可视为数字控制电压），以决定是否将对应电容器的电容值纳入到整个电容阵列（即可调谐电容器排）的总电容中。这与目标专利特征G的描述完全一致。因此，该特征被直接公开。 |
| **技术特征H**：其特征在于，所述开关是晶体管。<br>**判断结果**：《隐含公开》 | 对比文件未明确说明开关402-408的具体实现方式。然而，在集成电路领域，用于控制电容接入与否的开关通常由晶体管（如MOSFET）实现，这是本领域的公知常识和常规技术手段。说明书【0028】将开关作为受数字信号控制的元件来描述，这强烈暗示了其可用晶体管实现。 | 虽然对比文件没有明文指出开关是晶体管，但本领域技术人员在阅读其说明书和查看电路图时，基于集成电路设计的普遍知识，能够毫无疑义地、合理地推断出这些由数字信号直接控制的开关最常用、最直接的实现方式就是晶体管（例如MOS传输门或单个MOSFET）。这种推断是显而易见的，符合“隐含公开”宽松判断的标准。因此，该特征被对比文件隐含公开。 |
| **技术特征I**：其特征在于，所述开关是n型金属氧化物半导体(NMOS)场效应晶体管。<br>**判断结果**：未公开 | 对比文件全文未指定开关的具体类型，既未提及NMOS，也未提及PMOS或其他类型的晶体管。 | 尽管特征H可被隐含公开为“晶体管”，但具体到晶体管类型为“NMOS场效应晶体管”，对比文件中没有任何文字或图示暗示。晶体管类型的选择（NMOS, PMOS, CMOS传输门等）是具体电路设计时的多种选择之一。对比文件仅公开了“开关”这一上位概念，并未公开其具体的、下位的实施方式。因此，该特征未被公开。 |
| **技术特征J**：其特征在于，所述可调谐电容器电路包括彼此并联并且与所述固定电容器并联的多个开关电容器。<br>**判断结果**：《直接公开》 | 同特征F的引用【图4】及【0026】-【0027】。图示和文字明确表明电容C0、C1、C2、C3（多个开关电容器）和Ci（固定电容器）全部并联连接在节点318和320之间。 | 对比文件的电容阵列310结构清晰展示了多个开关电容器（C0-C3）彼此并联，并且它们都与固定电容器（Ci）并联。这与目标专利特征J的描述完全吻合。因此，该特征被直接公开。 |
| **技术特征K**：其特征在于，所述开关电容器中的所述电容器的电容根据二进制比特递增来增大。<br>**判断结果**：《直接公开》 | 【0027】段记载：“キャパシタＣ１は、キャパシタＣ０のキャパシタンス値の２倍のキャパシタンス値を有する。 同様に、キャパシタＣ２は、キャパシタＣ０のキャパシタンス値の４倍あるいはキャパシタＣ１のキャパシタンス値の２倍である。 同様に、キャパシタＣ３はキャパシタＣ０のキャパシタンス値の８倍を有する。” (电容C1具有电容C0的电容值的两倍。同样，电容C2具有电容C0的电容值的四倍或电容C1的电容值的两倍。同样，电容C3具有电容C0的电容值的八倍。) | 对比文件明确描述了电容C0、C1、C2、C3之间的电容值呈二进制权重关系，即C1=2C0, C2=4C0, C3=8C0。这正好对应于“电容根据二进制比特递增来增大”（例如，对应比特位b0, b1, b2, b3）。因此，该特征被对比文件直接公开。 |
| **技术特征L**：其特征在于，所述开关电容器中的所述晶体管的接通电阻根据二进制比特递增来增大。<br>**判断结果**：未公开 | 对比文件全文未提及开关的“接通电阻”属性，更未描述这些电阻值与二进制比特之间的任何比例或递增关系。 | 目标专利的此特征涉及对开关晶体管导通电阻的特定设计，目的是优化谐振品质因数（Q值）。对比文件仅关注电容值的二进制加权，以实现数字调谐的线性度，从未讨论或暗示开关导通电阻需要与电容值成比例地设计。该特征是目标专利中一个更具体、非必要的优化设计，在对比文件中毫无踪迹。因此，该特征未被公开。 |
<<<F>>><<<G>>><<<J>>><<<K>>><<<h>>>