对比文件名称：2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors
目标专利名称：在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN102812453B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：次要处理器，其包括：系统存储器，用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器，所述图像标头和每个数据片段是分别接收的。<br>**《隐含公开》** | [0043] “SPU 402 includes local memory 406... SPU 402 further includes bus 404 for transmitting applications and data to and from the SPU.” <br>[0047] “SPU 4340 retrieves entries from mailbox 4345 in a FIFO fashion. Instruction block 4330 corresponding to the address stored in mailbox 4355 is retrieved... by SPU 4340 using a DMA command to read instruction block 4330 from common memory 4310 and store it in its local memory 4350.” <br>[0047] “input buffer 4320 indicated by the address in the retrieved instruction block is read from common memory 4310 using a DMA command and stored in the SPU's local memory at location 4375.” | 对比文件公开了次要处理器（SPU）包含本地存储器（local memory 406/4350），其作为SPU专用的系统存储器。SPU通过其邮箱（mailbox 4345）接收请求（包含指令块地址），并通过DMA命令从共享内存分别读取指令块（包含设备代码地址、输入缓冲区地址等信息）和输入缓冲区数据。邮箱和DMA控制器共同构成了用于接收指令信息（类似于图像标头）和实际数据片段（输入缓冲区数据）的硬件缓冲机制。虽然对比文件未明确使用“图像标头”和“数据片段”的术语，且其指令块内容与目标专利的图像标头（包含片段地址和大小列表）不完全相同，但本领域技术人员可以理解，为了执行远程任务，SPU需要先接收控制信息（指令块），再根据该信息接收待处理的数据（输入缓冲区），这是一种常见的分别接收控制信息和数据的技术手段。因此，该技术特征被对比文件**隐含公开**。 |
| **技术特征B**：以及分散加载程序控制器，其配置以：加载所述图像标头。<br>**《隐含公开》** | [0047] “Instruction block 4330 corresponding to the address stored in mailbox 4355 is retrieved, in fourth transmission 4355, by SPU 4340 using a DMA command to read instruction block 4330 from common memory 4310 and store it in its local memory 4350.” <br>[0051] “The instruction block is read at step 5115, thus providing the device code address, input buffer address, output buffer address (if any), signaling instructions (if any), and any additional parameters needed to perform the device request.” | 对比文件公开了SPU通过执行DMA命令，从共享内存中读取指令块（instruction block）并将其加载到其本地存储器中。该指令块包含了执行设备任务所需的关键信息，如设备代码地址、输入/输出缓冲区地址等。这一过程在功能上等同于目标专利中分散加载程序控制器加载“图像标头”以获取加载参数的行为。尽管“分散加载程序控制器”这一具体硬件模块名称未被提及，但执行该加载功能的实体是SPU及其DMA控制器（DMAC），DMAC负责管理数据在共享内存与SPU本地存储之间的直接传输。因此，该技术特征被对比文件**隐含公开**。 |
| **技术特征C**：，至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器。<br>**《隐含公开》** | [0047] “input buffer 4320 indicated by the address in the retrieved instruction block is read from common memory 4310 using a DMA command and stored in the SPU's local memory at location 4375.” <br>[0051] “The data located in the input buffer is read from the shared memory and stored in the SPU's local memory using a DMA command (step 5140) resulting in input data 5145 stored in SPU local memory 5130.” | 对比文件公开了SPU在读取指令块后，根据指令块中提供的输入缓冲区地址，使用DMA命令将输入缓冲区中的数据从共享内存直接读取（加载）到SPU的本地存储器（系统存储器）中指定的位置。这是一个“直接”加载过程，数据从源（共享内存）通过DMA传输到目的地（SPU本地存储），无需经过主要处理器（PU）或SPU的CPU进行中间拷贝。虽然对比文件中的“输入缓冲区”可能是一个连续的数据块，而目标专利涉及“多个数据片段”分散到不同地址，但本领域技术人员可以合理推断，通过编程DMA控制器指向多个不同的源地址和目标地址（即分散/聚集DMA），可以实现基于指令块信息将多个数据片段分散加载到系统存储器的不同位置。因此，该技术特征被对比文件**隐含公开**。 |
| **技术特征D**：主要处理器，其与存储器耦合，所述存储器存储用于所述次要处理器的所述可执行软件图像。<br>**《直接公开》** | [0043] “PU 203 can be, e.g., a standard processor capable of stand-alone processing of data and applications... PU 203 schedules and orchestrates the processing of data and applications by the SPUs.” <br>[0043] “PE 201 is closely associated with a dynamic random access memory (DRAM) 225 through a high bandwidth memory connection 227. DRAM 225 functions as the main memory for PE 201.” <br>[0044] “When the device code has not already been loaded into the SPU's local memory, at fifth transmission 4360 the device code is retrieved using a DMA command to read device code 4305 from common memory 4310 and store it in SPU's local memory 4340...” | 对比文件明确公开了主要处理器（PU 203/4300）与共享存储器（DRAM 225/Common memory 4310）耦合。该共享存储器存储了可由SPU（次要处理器）执行的设备代码（device code 4305/4905等）。设备代码即为用于SPU的可执行软件图像。PU负责调度和管理SPU对存储在共享内存中的这些代码和数据的访问。因此，该技术特征被对比文件**直接公开**。 |
| **技术特征E**：接口，其以通信方式耦合所述主要处理器和所述次要处理器，所述可执行软件图像由所述次要处理器经由所述接口接收。<br>**《直接公开》** | [0029] “PE 201 comprises a processing unit (PU) 203, a direct memory access controller (DMAC) 205 and a plurality of synergistic processing units (SPUs)... A local PE bus 223 transmits data and applications among the SPUs, DMAC 205 and PU 203.” <br>[0043] “Common memory 4310 is shared between the processor running process 4300 and SPU 4340.” <br>[0047] “input buffer 4320... is read from common memory 4310 using a DMA command...” | 对比文件公开了主要处理器（PU）和次要处理器（SPU）通过接口以通信方式耦合。该接口具体体现为共享内存（Common memory 4310）和连接PU、DMAC及SPUs的本地PE总线（local PE bus 223）。SPU通过DMA命令经由该共享内存接口从存储设备读取可执行软件图像（设备代码）和数据。因此，该技术特征被对比文件**直接公开**。 |
| **技术特征F**：其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器，而不在所述次要处理器上的系统存储器位置之间拷贝数据。<br>**《直接公开》** | [0047] “input buffer 4320 indicated by the address in the retrieved instruction block is read from common memory 4310 using a DMA command and stored in the SPU's local memory at location 4375.” <br>[0051] “The data located in the input buffer is read from the shared memory and stored in the SPU's local memory using a DMA command (step 5140) resulting in input data 5145 stored in SPU local memory 5130.” | 对比文件明确描述了SPU使用DMA命令将数据从共享内存（源）直接传输到其本地存储器（目的地）的指定位置。这个过程是“直接”的，数据在传输过程中没有被复制到SPU系统存储器内的中间缓冲位置再进行二次拷贝。DMA控制器（DMAC）负责管理此直接传输，其功能对应于目标专利的“分散加载程序控制器”。因此，该技术特征被对比文件**直接公开**。 |
| **技术特征G**：其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。<br>**《直接公开》** | [0047] “input buffer 4320 indicated by the address in the retrieved instruction block is read from common memory 4310 using a DMA command and stored in the SPU's local memory at location 4375.” <br>[0056] “The data located in the input buffer is read from the shared memory and stored in the SPU's local memory using a DMA command (step 5640) resulting in input data 5660 stored in SPU local memory 5650.” | 对比文件公开了SPU通过DMA命令从共享内存接收输入缓冲区（input buffer 4320）中的数据。这些数据是待处理的原始数据（例如图形命令），由SPU接收并存储在其本地存储器中。传输过程是通过接口（共享内存和总线）进行的，且未提及在传输层添加额外的包标头（仅涉及DMA和内存访问协议）。因此，这相当于接收“原始图像数据”。该技术特征被对比文件**直接公开**。 |
| **技术特征H**：其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。<br>**《隐含公开》** | [0047] “Instruction block 4330... is retrieved... and store it in its local memory 4350. The retrieved instruction block indicates the address of input buffer 4320...” <br>[0051] “The instruction block is read at step 5115, thus providing the device code address, input buffer address, output buffer address (if any)...” | 对比文件公开了SPU检索并处理指令块（instruction block）。该指令块包含输入缓冲区的地址。SPU通过处理该指令块，确定了需要将数据加载到其本地存储器中的哪个位置（即，输入缓冲区数据将被读入的本地存储区域）。虽然指令块可能不包含“多个片段”的不同目标地址，但本领域技术人员可以理解，处理包含目标地址信息的控制块（如图像标头或指令块）以确定数据加载位置，是这种直接加载架构中的基本步骤。因此，该技术特征被对比文件**隐含公开**。 |
| **技术特征I**：其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。<br>**《隐含公开》** | [0047] 处理流程显示：SPU先检索指令块（第四传输4355），然后基于指令块中的地址信息，才去读取输入缓冲区数据（第六传输4370）。<br>[0051] “The instruction block is read at step 5115... The data located in the input buffer is read... (step 5140)” | 对比文件公开的操作顺序明确显示，SPU首先从共享内存读取指令块并对其进行处理（获取输入缓冲区地址等信息），然后才基于该信息发起DMA命令去读取输入缓冲区的实际数据。这完全符合“在接收数据片段之前基于接收到的标头信息确定存储位置”的时序逻辑。因此，该技术特征被对比文件**隐含公开**。 |
| **技术特征J**：其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器，所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。<br>**《未公开》** | 对比文件未描述SPU具有存储引导加载程序的非易失性存储器。SPU的执行由PU通过邮箱或任务队列发起，其设备代码从共享内存加载。[0047] “When the device code has not already been loaded into the SPU's local memory... the device code is retrieved using a DMA command to read device code 4305 from common memory 4310...” | 对比文件中的SPU作为次要处理器，其任务执行由主要处理器（PU）或任务队列管理器通过写入邮箱或任务队列来启动和调度。SPU本身没有提及具备存储引导加载程序的非易失性存储器，也没有描述SPU自主起始整个可执行软件图像传送的过程。图像的加载是由PU侧进程或SPU响应外部请求而触发的。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征K**：其中所述主要和次要处理器位于不同芯片上。<br>**《未公开》** | [0029] “PE 201 can be constructed as a single integrated circuit...” <br>[0030] “BE 301 contains four PUs, namely, PE 303, PE 305, PE 307 and PE 309.” | 对比文件描述的处理单元（PE）和宽带引擎（BE）通常被构造为单个集成电路或包含多个PE的芯片封装。PU和SPU是同一PE或BE内部的组件，共享同一芯片或封装内的总线（如PE bus 223）和内存控制器（DMAC）。没有明确描述或暗示主要处理器（PU）和次要处理器（SPU）位于不同的物理芯片上。因此，该技术特征未被公开。 |
| **技术特征L**：其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中，而不将整个可执行软件图像存储在所述硬件缓冲器中。<br>**《未公开》** | [0044] “device code 4405 which is 16 kilobytes (16 K) in size... is read, using a DMA command, and stored in the SPU's local memory 4435.” <br>[0046] 描述了当请求新的设备代码时，可能需要覆盖本地内存中已有的设备代码。 | 对比文件公开了将设备代码（可执行软件图像）加载到SPU的本地存储器（系统存储器）中。然而，从附图44-46的描述来看，设备代码是被完整地读取并存储在SPU的本地存储器的“设备代码区域”。虽然对于大块输入数据可能分块读取（见[0051]对输入数据的处理），但对于设备代码本身，文本倾向于将其作为一个整体加载到本地存储的预留区域。目标专利强调的是“不将整个可执行软件图像存储在硬件缓冲器中”，而对比文件中的SPU本地存储是用于存储和执行代码的“系统存储器”，并非临时“硬件缓冲器”。两者概念不同。因此，该技术特征未被公开。 |
| **技术特征M**：其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。<br>**《未公开》** | [0005] “A personal computer system can usually be defined as a desk top, floor standing, or portable microcomputer...” <br>[0061] “The computers and computing devices connected to network 104... include, e.g., client computers 106, server computers 108, personal digital assistants (PDAs) 110, digital television (DTV) 112...” | 对比文件提到了其系统可用于个人计算机、客户端、服务器、PDA、数字电视等设备。这涵盖了“计算机”和“手持式个人通信系统PCS单元（类似于PDA）”。然而，目标专利权利要求中列举的是一个具体的、包含“移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置...”的列表，并要求集成到“至少一者中”。对比文件虽然提到了PDA和DTV等，但并未明确、毫无疑义地公开其系统被集成到目标专利权利要求所具体列举的“移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置”这些特定设备中。因此，该技术特征未被直接公开。考虑到对比文件的应用背景（计算机系统、网络），本领域技术人员可以推断其可能用于多种计算设备，但无法毫无疑义地或必然地推导出其一定被集成到权利要求所限定的那些具体设备中。因此，该技术特征也未被隐含公开。 |
<<<d>>><<<e>>><<<f>>><<<g>>><<<a>>><<<b>>><<<c>>><<<h>>><<<i>>>