对比文件的名称：2007-03-01_US2007050595A_发明申请_US20070050595A1 System and method for synchronizing translation lookaside buffer access in a multithread processor
目标专利的名称：434具有锁定指示器的多线程处理器CN101884029B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《直接公开》 | 第[0014]段：“When a TLB search cannot match a virtual page in the TLB 111, a TLB miss exception is generated...” 第[0021]段：“A first thread processor searches a translation look-aside buffer at 301. The first thread processor finds a first TLB exception at 303.” | 对比文件明确公开了在多线程处理器（CMT processor 101）中，线程处理器（如第一线程处理器）在搜索TLB（111）时，会遭遇TLB未中异常（TLB miss exception），即“TLB未中事件”。这与目标专利特征A“接收与所述多线程处理器的第一线程相关联的翻译旁视缓冲器TLB未中事件”的作用相同，都是描述多线程环境下线程遇到TLB缺失这一事件。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征B《隐含公开》 | 第[0021]段：“The processing of the first TLB exception may be indicated by setting a serialization bit to ‘one’.” 第[0022]段：“The serialization bit can be reset to ‘zero’ to indicate when the first TLB exception has been completed.” | 对比文件公开了通过设置（set）和重置（reset）一个“串行化位（serialization bit）”来指示TLB异常（即TLB未中事件）的处理状态。该“位”用于同步TLB访问，其作用与目标专利中“TLB锁定指示器”相同，即指示TLB资源是否被锁定（正在处理异常）。虽然对比文件未明确记载该位存储在“全局控制寄存器”中，但为了实现多个线程处理器（TPs 103, 105, 107）的同步访问控制，该指示位必然需要被所有线程或控制逻辑访问，因此本领域技术人员根据其功能（指示处理状态以控制其他线程）能够合理推断，该串行化位需要存储在一个全局可见的寄存器或类似存储单元中。因此，该技术特征被隐含公开。 |
| 技术特征C《隐含公开》 | 第[0021]段：“When a serialization bit is set, the TLB can be continuously searched by the second TP or searching can be stopped until the first TLB exception has been completed.” | 对比文件描述了当串行化位被设置（即锁定状态）时，第二线程处理器（TP）的搜索可能被停止。由此可以合理推断，当串行化位未被设置（即未锁定状态）时，线程可以正常进行TLB搜索，并且在发生TLB未中时，可以处理该异常。虽然对比文件没有明确描述“允许所述第一线程存取与TLB相关联的异常处置器”这一步骤，但其公开的“第一线程处理器找到第一TLB异常”（第[0021]段）并随后进行处理，这必然意味着在串行化位未锁定的初始状态下，第一线程被允许启动异常处理流程。因此，该特征被隐含公开。 |
| 技术特征D：响应于所述TLB锁定指示器指示锁定状态而：使所述第一线程休眠，其中由休眠模式电路响应于接收到来自控制电路的休眠指令而使所述第一线程休眠 | 第[0021]段：“When a serialization bit is set, the TLB can be continuously searched by the second TP or searching can be stopped until the first TLB exception has been completed.” 第[0022]段：“...the second thread processor may find a second TLB exception at 309. At 311, a handling of the second TLB exception is delayed until after the first TLB exception has been processed.” | 对比文件公开了当串行化位被设置（锁定状态）时，后续线程（如第二线程处理器）遇到的TLB异常处理被延迟（delayed）。然而，对比文件仅描述了“延迟处理”，并未公开如何实现延迟。目标专利明确公开了通过“使线程休眠”并由特定的“休眠模式电路”响应“控制电路的休眠指令”来实现。对比文件没有提及任何关于“休眠（sleep）”、“休眠模式电路”或“来自控制电路的休眠指令”的内容。延迟处理可以通过多种方式实现（例如，轮询、挂起、等待等），休眠只是其中一种具体实施方式。因此，本领域技术人员无法从对比文件中毫无疑义地得出或必然推理出“使线程休眠”这一具体技术手段，更无法得出其中涉及的特定电路结构。该技术特征未被公开。 |
| 技术特征E《直接公开》 | 第[0022]段：“The serialization bit can be reset to ‘zero’ to indicate when the first TLB exception has been completed.” | 对比文件明确公开了串行化位（即锁定指示器）可以被重置（reset）为‘零’（即未锁定状态），并且这一重置动作发生在“第一TLB异常已经完成（has been completed）”之后。这与目标专利特征E“使所述TLB锁定指示器从所述锁定状态转变为所述未锁定状态，其中所述TLB锁定指示器不从所述锁定状态转变为所述未锁定状态直到指示异常已被处置”的作用完全相同，都是在异常处理完成后才解除锁定。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征F《直接公开》 | 第[0022]段：“Upon completion, the exception handler can execute a special ‘return from exception’ instruction to return the first thread processor to the program that searched the TLB.” | 对比文件公开了异常处理程序完成后，通过执行“从异常返回”指令，使第一线程处理器返回到当初搜索TLB的程序（即导致TLB未中事件的程序）继续执行。这实质上就是“重放导致所述TLB未中事件的包的执行”，因为线程将回到触发异常的指令点重新执行。虽然用语不同，但技术实质和作用相同。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征G《直接公开》 | 第[0021]段：“The processing of the first TLB exception may be indicated by setting a serialization bit to ‘one’.” | 对比文件明确公开了通过将串行化位设置为‘一’来指示第一TLB异常正在处理中。结合上下文，当第一线程处理器发现TLB异常并允许其处理时（即特征C的情形），需要设置该位为锁定状态，以防止其他线程同时处理TLB异常。这与目标专利特征G“当允许存取时将所述TLB锁定指示器设定为所述锁定状态”的作用完全一致。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征H《直接公开》 | 第[0014]段：“...the exception handler can use control registers and instructions to refill 119 a missing page translation in the TLB 111.” 第[0017]段：“The exception handler 207 can replace the missing page in the table of virtual pages 201 by using the instructions 203 and control registers in the TLB 111.” | 对比文件多次描述了异常处理程序（exception handler）使用指令（instructions）和控制寄存器（control registers）来重新填充（refill/replace）TLB中缺失的页表项。这种通过软件（异常处理程序）和硬件（控制寄存器、指令）协同管理TLB内容的方式，明确对应于目标专利说明书背景技术及具体实施方式中所述的“软件管理的TLB”。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征I《直接公开》 | 第[0014]段：“...the exception handler can use control registers and instructions to refill 119 a missing page translation in the TLB 111.” 第[0017]段：“...refill 119 will write the correct page translation into the memory of the TLB 111.” | 对比文件公开了在发生TLB未中异常后，异常处理程序会执行操作来“重新填充缺失的页转换”。这一过程必然包含“计算与所述TLB未中事件有关的结果”，即确定缺失的虚拟地址对应的物理地址（页转换结果）。这是TLB未中处理的核心步骤。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征J《直接公开》 | 第[0014]段：“...the exception handler can use control registers and instructions to refill 119 a missing page translation in the TLB 111.” 第[0017]段：“...refill 119 will write the correct page translation into the memory of the TLB 111.” | 对比文件明确公开了异常处理程序将正确的页转换“写入（write）”TLB的内存中。这直接对应于目标专利特征J“将所述结果编程到所述TLB中”。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征K《直接公开》 | 第[0022]段：“The serialization bit can be reset to ‘zero’ to indicate when the first TLB exception has been completed.” | 此特征与特征E部分重叠，均涉及将锁定指示器设为未锁定状态。对比文件明确公开了将串行化位重置（reset）为‘零’，即设置为未锁定状态。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征L：其进一步包括在从所述异常处置器返回后即刻自动将所述TLB锁定指示器设定为所述未锁定状态。 | 第[0022]段：“Upon completion, the exception handler can execute a special ‘return from exception’ instruction to return the first thread processor to the program that searched the TLB.” 以及上文提及的串行化位置零。 | 对比文件公开了异常处理程序完成后会执行返回指令，并且串行化位会被重置为零。然而，对比文件并未明确描述这两个动作发生的精确时序关系，即没有记载“在从异常处置器返回后即刻自动”将指示器设为未锁定状态。重置动作可能发生在返回之前、之后或作为返回指令的一部分，对比文件没有给出明确教导。目标专利强调“即刻自动”这一时序特性，对比文件未公开该具体限定。因此，该技术特征未被公开。 |
| 技术特征M：其中所述异常处置器将所述TLB锁定指示器设定为所述锁定状态。 | 第[0021]段：“The processing of the first TLB exception may be indicated by setting a serialization bit to ‘one’.” | 对比文件公开了处理第一TLB异常时可以通过设置串行化位为‘一’来指示。但是，对比文件并未明确记载是由“异常处置器（exception handler）”来执行这个设置动作。该设置动作可能由触发异常的硬件逻辑、控制电路或其他机制完成。目标专利明确限定了由“异常处置器”来执行这一设定动作，对比文件未公开该具体限定。因此，该技术特征未被公开。 |
<<<A>>><<<E>>><<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<K>>><<<b>>><<<c>>>