A 包括：用于第一上部列的第一位线

B 用于所述第一上部列的第二位线

C 其中所述第一上部列包括多个第一位单元

D 每个第一位单元具有被耦合到所述第一位线的第一读取端口

E 被耦合到所述第二位线的第二读取端口

F 被耦合到所述第一位线和所述第二位线的写入端口

G 用于第一下部列的第一位线

H 用于所述第一下部列的第二位线

I 其中所述第一下部列包括多个第二位单元

J 每个第二位单元具有被耦合到用于所述第一下部列的所述第一位线的第一读取端口

K 被耦合到用于所述第一下部列的所述第二位线的第二读取端口

L 被耦合到用于所述第一下部列的所述第一位线和用于所述第一下部列的所述第二位线的写入端口

M 第一全局读取位线

N 第二全局读取位线

O 第一逻辑门

P 具有被耦合到用于所述第一上部列的所述第一位线的第一输入

Q 被耦合到用于所述第一下部列的所述第一位线的第二输入

R 被耦合到所述第一全局读取位线的输出

S 第二逻辑门

T 具有耦合到用于所述第一上部列的所述第二位线的第一输入

U 被耦合到用于所述第一下部列的所述第二位线的第二输入

V 被耦合到所述第二全局读取位线的输出。