对比文件的名称：发明申请_US20140244932A1 METHOD AND APPARATUS FOR CACHING AND INDEXING VICTIM PRE-DECODE INFORMATION
目标专利的名称：提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储
本次调用的模型名称：DeepSeek
以下是根据您的要求创建的特征比对表格，严格按照目标专利权利要求中给出的技术特征划分进行比对。
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：一种基于处理器的系统**<br>**《直接公开》** | [0023] Some embodiments of the computer system 100 may be a personal computer, a smart TV, a laptop computer, a handheld computer, a netbook computer, a mobile device, a tablet computer, a netbook, an ultrabook, a telephone, a personal data assistant (PDA), a server, a mainframe, a work terminal, or the like. <br>（一些实施例中的计算机系统100可以是个人计算机、智能电视、笔记本电脑、手持计算机、上网本计算机、移动设备、平板电脑、上网本、超级本、电话、个人数字助理（PDA）、服务器、大型机、工作站终端等。） | 对比文件第[0023]段明确公开了“计算机系统100”，这属于一种基于处理器的系统。该特征在对比文件中直接且明确地存在。 |
| **技术特征B：动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目**<br>**未被公开** | 对比文件提及了L2缓存（例如第[0029]段），但未明确其为DRAM高速缓存或高带宽存储器的一部分。关于缓存条目的结构，第[0038]段提及了标签阵列（tag array）和ECC数据阵列（ECC data array），其用于存储地址、状态位和ECC位，但并非目标专利中定义的“标记存储区域、数据存储区域及错误保护区域”这种特定组合结构的高速缓存条目。目标专利说明书第[0005]、[0027]段明确描述了DRAM高速缓存条目由标记、数据和错误保护三个区域构成，旨在解决标记占用存储空间的问题。对比文件的缓存系统（如L2缓存）并未被描述为具有这种为解决特定空间效率问题而设计的、明确划分的三个区域。 | 对比文件未直接或隐含公开一个作为高带宽存储器一部分的DRAM高速缓存，该高速缓存被配置为提供具有目标专利所定义的“标记存储区域、数据存储区域及错误保护区域”三个明确部分的高速缓存条目。对比文件中的缓存及其相关阵列服务于不同的目的（如存储标签、数据和ECC/指针信息），其组织结构和技术问题（预解码信息存储效率）与目标专利不同。 |
| **技术特征C：及DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存**<br>**未被公开** | 对比文件描述了包含CPU、缓存层次结构（如L1、L2缓存）的系统（例如第[0028]段图2），其中必然存在控制缓存操作的逻辑电路。然而，对比文件并未明确描述一个独立的、位于计算裸片上并与特定DRAM高速缓存（如特征B所定义）通信耦合的“DRAM高速缓存管理电路”。其缓存控制功能可能分散在CPU或缓存控制器中，且未与目标专利中特定结构的DRAM高速缓存关联。 | 目标专利的“DRAM高速缓存管理电路”是专门为管理具有特定结构（特征B）的DRAM高速缓存而配置的电路，用于执行改变错误保护区域用途等特定操作。对比文件虽然公开了具有缓存控制功能的处理系统，但未直接或隐含公开一个如此专门配置且与目标专利中特定DRAM高速缓存耦合的管理电路。 |
| **技术特征D：所述DRAM高速缓存管理电路经配置以：改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC**<br>**未被公开** | [0037] A portion of the ECC bits associated with instruction lines in the L2 cache 215 may also be used to store pointers into a pre-decode cache 235 ... <br>（与L2缓存215中指令行相关联的部分ECC位也可用于存储指向预解码缓存235的指针...）<br>[0039] ... the unused error correction code (ECC) bits in the ECC data array 320 can be used to store (or “silo”) the branch instruction information ... The ECC data array 320 may also be used to store a pointer into a pre-decode cache ... <br>（... ECC数据阵列320中未使用的错误校正码（ECC）位可用于存储（或“暂存”）分支指令信息... ECC数据阵列320也可用于存储指向预解码缓存的指针...） | 对比文件确实公开了改变ECC位的用途，将其用于存储其他信息（如分支预测信息或指向预解码缓存的指针），而非仅用于错误校正。这与“改变错误保护区域用途”的概念部分相似。**然而**，目标专利中改变用途是为了存储“标记及错误检测码EDC而非错误校正码ECC”。对比文件存储的是“指针”或“分支信息”，而非“标记”。更重要的是，目标专利用“EDC”替代“ECC”，旨在节省空间的同时仅提供错误检测，并从系统存储器恢复数据（说明书第[0020]、[0037]段）。对比文件并未提及用EDC替代ECC，其ECC位可能部分闲置或用于存储其他元数据，但未改变错误保护的基本范式（仍可能使用部分ECC位进行检错/纠错）。两者技术手段和目的有本质区别。 |
| **技术特征E：将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中**<br>**未被公开** | 对比文件未提及将标记存储区域合并到数据存储区域中。其标签（地址信息）存储在标签阵列（tag array）中，数据存储在缓存数据阵列中，是分离的（例如第[0038]段）。 | 该特征是目标专利为实现空间节约而采取的具体架构改变。对比文件没有描述或暗示这种合并操作。 |
| **技术特征F：将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中**<br>**《隐含公开》** | [0029] The cache system depicted in FIG. 2 includes a level 2 (L2) cache 215 for storing copies of instructions or data that are stored in the main memory 210. <br>（图2所示的缓存系统包括一个二级（L2）缓存215，用于存储主存储器210中存储的指令或数据的副本。）<br>[0033] In operation, because of the low latency, a core 212 first checks its corresponding L1 caches 218, 220, 225 when it needs to retrieve or access an instruction or data. If the request to the L1 caches 218, 220, 225 misses, then the request may be directed to the L2 cache 215... <br>（在操作中，由于低延迟，核心212在需要检索或访问指令或数据时首先检查其对应的L1缓存218、220、225。如果对L1缓存218、220、225的请求未命中，则该请求可能被定向到L2缓存215...） | 对比文件公开了具有L2缓存的缓存系统，其用于存储从主存储器或下级缓存获取的数据/指令副本。当发生缓存未命中并从主存或上级缓存获取数据后，必然需要将该数据写入到L2缓存中相应的缓存行（即数据存储区域）以供后续访问。这是缓存系统运作的基本步骤。因此，本领域技术人员可以直接且毫无疑义地确定，对比文件中的缓存系统必然执行了“将待高速缓存的数据写入缓存条目的数据存储区域中”这一操作，尽管未用完全相同的话语描述。 |
| **技术特征G：及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中。**<br>**未被公开** | 参见技术特征D的引用。对比文件提到将部分ECC位用于存储指针等信息，但并未公开完全不使用ECC，而是将标记和EDC写入错误保护区域。其ECC阵列可能仍包含用于错误检测/校正的位。目标专利则是用EDC完全取代ECC，并将标记一同存入。 | 对比文件公开了ECC位的多重用途，但未公开目标专利中“用EDC替代ECC，并将标记与EDC一同存入错误保护区域”这一特定技术方案。目标专利的方案是为了消除独立的标记存储区域（说明书第[0006]段），而对比文件中存储指针的方案目的不同，且标签（标记）仍存储在独立的标签阵列中。 |
| **技术特征H：其中所述DRAM高速缓存管理电路经配置为以通写模式操作。**<br>**未被公开** | 对比文件未提及缓存是以通写（write-through）模式还是回写（write-back）模式操作。 | 该特征未被对比文件公开。 |
| **技术特征I：根据权利要求2所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行。**<br>**未被公开** | 对比文件未提及使用EDC进行错误检测，也未描述在检测到错误时从系统存储器DRAM读取数据来恢复。其错误处理可能依赖于ECC。 | 该特征是目标专利在通写模式下，利用EDC检测错误并从受ECC保护的系统存储器恢复数据的特定方法。对比文件未公开此方法。 |
| **技术特征J：其中：所述DRAM高速缓存管理电路经配置为以回写模式操作；所述DRAM高速缓存管理电路包括多个脏指示符，其对应于所述DRAM高速缓存的所述多个高速缓存条目；及所述DRAM高速缓存管理电路进一步经配置以：确定所述待高速缓存的数据是否已经修改；响应于确定所述待高速缓存的数据已经修改：将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中；将所述高速缓存条目的所述标记写入所述高速缓存条目的标记存储区域中；将所述高速缓存条目的ECC写入所述高速缓存条目的所述错误保护区域中；及设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有经修改数据；及响应于确定所述待高速缓存的数据尚未经修改：设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有未经修改的数据；其中所述DRAM高速缓存管理电路经配置以进一步响应于确定所述待高速缓存的数据尚未经修改，改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途以存储所述高速缓存条目的所述标记及所述EDC而ECC，将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中，将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中，且将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中。**<br>**未被公开** | 对比文件未提及回写模式、脏指示符、或根据数据是否已修改（干净或脏）来区别存储标记和EDC/ECC。其技术方案主要关注预解码信息和指针的存储，与脏数据管理无关。 | 该特征描述了目标专利在回写模式下的完整操作逻辑，涉及脏数据管理以及根据数据状态动态选择使用ECC或EDC/标记存储方案。这是一个复杂且特定的技术方案。对比文件完全没有涉及这些概念。 |
| **技术特征K：根据权利要求4所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目；基于所述多个脏指示符中对应于所述高速缓存条目的所述脏指示符来确定所述高速缓存条目是否含有经修改数据；响应于确定所述高速缓存条目含有经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC指示数据错误：确定所述数据错误是否为可校正的；响应于确定所述数据错误为可校正的，基于所述ECC校正所述数据错误；及响应于确定所述数据错误并非可校正的，从系统存储器DRAM中读取对应于所述高速缓存条目的存储行；及响应于确定所述高速缓存条目不含经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从所述系统存储器DRAM中读取对应于所述高速缓存条目的所述存储行。**<br>**未被公开** | 对比文件未提及基于脏指示符确定数据状态、使用EDC或ECC检测错误以及相应的错误处理流程（如纠错或从系统内存读取）。 | 该特征是技术特征J在读取操作中的延伸，详细描述了回写模式下根据数据脏净状态采取不同的错误检测和恢复策略。对比文件未公开任何相关内容。 |
| **技术特征L：其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德‑所罗门码；所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中，指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC。**<br>**未被公开** | 对比文件未提及使用里德-所罗门码作为ECC，也未提及写入误码指示符来标识错误保护区域的内容是EDC还是ECC。 | 该特征涉及目标专利中具体的ECC类型和用于标识存储内容的指示符，是对其技术方案的进一步细化。对比文件未公开这些细节。 |
| **技术特征M：其集成到集成电路IC中。**<br>**《隐含公开》** | [0022] FIG. 2 conceptually illustrates an example of a semiconductor device 200 that may be formed in or on a semiconductor wafer (or die), according to some embodiments. <br>（图2概念性地示出了根据一些实施例的可在半导体晶圆（或裸片）上形成的半导体器件200的示例。）<br>该半导体器件200包含CPU、缓存等组件。 | 对比文件图2及其描述公开了“半导体器件200”，该器件包含CPU、缓存等组件，并明确说明其形成在半导体晶圆或裸片上。本领域技术人员可以毫无疑义地确定，这样的半导体器件即是一个集成电路（IC）。因此，对比文件隐含公开了将所述系统集成到IC中。 |
| **技术特征N：其集成到选自由以下组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；智能电话；平板计算机；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；以及机动车。**<br>**《隐含公开》** | [0023] Some embodiments of the computer system 100 may be a personal computer, a smart TV, a laptop computer, a handheld computer, a netbook computer, a mobile device, a tablet computer, a netbook, an ultrabook, a telephone, a personal data assistant (PDA), a server, a mainframe, a work terminal, or the like. <br>（一些实施例中的计算机系统100可以是个人计算机、智能电视、笔记本电脑、手持计算机、上网本计算机、移动设备、平板电脑、上网本、超级本、电话、个人数字助理（PDA）、服务器、大型机、工作站终端等。） | 对比文件第[0023]段列举了计算机系统100可以实施的多种装置类型，包括个人计算机、智能电视、笔记本电脑、移动设备、平板电脑、电话、PDA、服务器等。这些装置类型涵盖了目标专利权利要求N中列举的“服务器；计算机；便携式计算机；台式计算机；个人数字助理PDA；电视机；移动电话；智能电话；平板计算机”等多个具体项。虽然表述方式不完全相同（例如“smart TV”与“电视机”，“mobile device, tablet computer”与“平板计算机”，“telephone”与“移动电话/蜂窝式电话/智能电话”），但本领域技术人员可以理解其指代的是相同或类似类别的电子装置。因此，对比文件隐含公开了可以将所述系统集成到这些装置中。对于列表中的其他未明确提及的装置（如机顶盒、导航装置等），基于计算机系统应用的广泛性，本领域技术人员也可以合理推断其可能被集成到其他计算或电子设备中，但为严谨起见，仅对明确对应或可直接推知的类型判断为隐含公开。 |
<<<A>>>
<<<f>>>
<<<m>>>
<<<n>>>