对比文件名称：发明申请_US20140149480A1 SYSTEM, METHOD, AND COMPUTER PROGRAM PRODUCT FOR TRANSPOSING A MATRIX
目标专利名称：在SIMD架构中用于通道混洗的混洗器电路
本次调用模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：一种用于处理数据的装置，《直接公开》 | 说明书第[0063]段：“In one embodiment, the architecture and/or functionality of the various previous figures may be implemented in the context of the host processor 501, graphics processor 506, an integrated circuit (not shown)...” | 对比文件明确公开了包含主机处理器、图形处理器、集成电路等用于处理数据的装置。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**：所述装置包括：多个处理通道，所述处理通道中的每一个包括用以处理所述数据的电路，其中所述处理通道是以单指令多数据SIMD结构配置；《直接公开》 | 说明书第[0039]段：“In one embodiment, execution may be performed on a SIMD processor divided into arrays of processing elements... In another embodiment, each processing element may hold a vector of m>0 elements, and processing elements may be grouped in arrays of n>0 items.” | 对比文件公开了SIMD处理器，其被划分为处理元素（processing elements）的阵列，每个处理元素持有数据向量。处理元素即相当于目标专利中的“处理通道”，其包含处理数据的电路（执行SIMD操作），并以SIMD结构配置。因此，技术特征B被对比文件直接公开。 |
| **技术特征C**：以及混洗器电路，其经配置以：从所述处理通道的源子组接收数据；《隐含公开》 | 说明书第[0039]段：“These processing elements may be connected with a shuffle network that allows each processing element to send one item of data, while receiving one item of data from a single processing element in its array.” | 对比文件公开了连接处理元素的混洗网络（shuffle network），允许处理元素从其所在阵列中的另一个处理元素接收数据。虽然未明确使用“源子组”的表述，但混洗网络要实现数据交换，必然涉及从一组处理元素（即其所在阵列）接收数据。本领域技术人员结合SIMD架构和混洗操作常识，能够合理推断混洗网络需要从作为数据源的一组处理元素接收数据。因此，技术特征C被对比文件隐含公开。 |
| **技术特征D**：响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从所述处理通道的所述源子组接收的所述数据重排序；《直接公开》 | 说明书第[0041]段：“In another embodiment, an SIMD instruction set may provide a row shuffle operation that allows processing elements to communicate with other elements in their array. This shuffle instruction may be used directly to implement the row shuffle operation.” <br> 说明书第[0026]段：“For example, the row shuffle operation may create a reordered row containing a rearrangement of the elements within a row of the matrix...” | 对比文件明确公开了“混洗指令”（shuffle instruction），该指令用于实现行混洗操作（row shuffle operation），该操作对行内的元素进行重新排列（rearrangement），即“重排序”。行混洗操作使得处理元素能够与阵列中的其他元素通信，这隐含了“将数据输出到另一个”的目的。因此，技术特征D被对比文件直接公开。 |
| **技术特征E**：以及将经重排序数据分别输出到全部所述处理通道，《隐含公开》 | 说明书第[0039]段：“These processing elements may be connected with a shuffle network that allows each processing element to send one item of data, while receiving one item of data from a single processing element in its array.” | 对比文件描述了混洗网络允许每个处理元素发送一个数据项，同时从其阵列中的单个处理元素接收一个数据项。要实现这种数据交换模式，混洗网络需要将经过重排序（即根据混洗模式确定来源）的数据分发到各个处理元素。本领域技术人员可以合理推断，混洗操作的结果（即经重排序的数据）会被提供或输出给所有相关的处理元素，以便它们根据指令接收各自的数据。因此，技术特征E被对比文件隐含公开。 |
| **技术特征F**：其中所述处理通道的目的地子组将所述经重排序数据存储于对应寄存器中，《未公开》 | 无相应原文引用。 | 对比文件虽然提及了SIMD处理器、处理元素和混洗操作，但并未描述目标专利中“目的地子组”的概念，也未明确记载只有一部分处理通道（目的地子组）会将接收到的经重排序数据存储到其对应的寄存器中。在对比文件描述的矩阵转置上下文中，数据混洗是算法步骤的一部分，其目的和结果是改变数据布局，并未区分存储数据的通道子集。因此，该技术特征未被对比文件公开。 |
| **技术特征G**：且其中除所述处理通道的所述目的地子组外的所述处理通道丢弃所述接收的经重排序数据。《未公开》 | 无相应原文引用。 | 对比文件完全没有提及“丢弃”接收的数据这一概念。在对比文件描述的混洗操作中，处理元素接收数据是为了参与矩阵转置计算，没有公开有选择性地使部分通道不存储（丢弃）数据的机制。这与目标专利中通过选择性存储/丢弃来实现分段混洗、减少硬件互连的核心思想不同。因此，该技术特征未被对比文件公开。 |
| **技术特征H**：控制器电路，其经配置以允许所述处理通道的所述目的地子组的所述对应寄存器存储所述经重排序数据。《未公开》 | 无相应原文引用。 | 对比文件提到了“control logic (software)”（说明书第[0063]段）和SIMD处理器的概念，但并未描述任何专门配置用于允许特定子组的寄存器存储数据的“控制器电路”。目标专利中的该控制器电路是实现选择性存储（技术特征F）的关键执行部件，而对比文件中缺乏对此选择性存储机制的公开，因此相应的控制电路也未被公开。 |
| **技术特征I**：其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，所述控制器电路经配置以基于偏移确定所述多个排组中的一个的排组标识以及具有所确定排组标识的所述排组中的一个内的处理通道的通道标识，且所述控制器电路经配置以基于所述所确定排组标识和通道标识而允许所述处理通道的所述目的地子组的所述对应寄存器存储所述经重排序数据。《未公开》 | 无相应原文引用。 | 该技术特征涉及实现分段混洗的具体控制逻辑细节，包括将通道分组为排组（bank），以及控制器根据偏移计算特定的排组标识和通道标识，并基于此控制存储。对比文件完全没有提及这种分组方式（排组），也没有描述基于偏移计算排组和通道标识以控制数据存储的机制。因此，该技术特征未被对比文件公开。 |
| **技术特征J**：其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，其中为了从所述源子组接收数据，所述混洗器电路经配置以从仅一个排组接收数据，且其中为了输出所述经重排序数据，所述混洗器电路输出的所述经重排序数据输出到所述排组中的每一个。《未公开》 | 无相应原文引用。 | 对比文件提及了处理元素被分组为“arrays”（阵列）（说明书第[0039]段），但并未进一步将其细分为“排组”（bank），也未描述混洗电路每次仅从一个排组接收数据，以及将输出广播到所有排组的具体架构。目标专利中的这种排组结构和数据流（单排组输入、广播输出）是其实现窄宽度混洗器以节省面积和功耗的关键硬件组织形式，对比文件未公开这些细节。因此，该技术特征未被对比文件公开。 |
| **技术特征K**：其中所述混洗器电路经配置以基于由所述指令界定的偏移将所述数据重排序。《直接公开》 | 说明书第[0026]段及表5、表6：“For example, the row shuffle operation may create a reordered row containing a rearrangement of the elements within a row of the matrix, where the rearrangement is made according to an order identified by an input vector...” | 对比文件明确描述了行混洗操作根据输入向量（input vector）确定的顺序对行内元素进行重新排列。在矩阵转置算法的具体实施例中（如表7、表8），该输入向量或索引矩阵S是根据算法参数（包括维度等）计算得出的，其作用类似于“偏移”，用于控制重排序的模式。因此，混洗操作基于某种控制参数（可理解为指令界定的偏移）进行重排序，技术特征K被对比文件直接公开。 |
| **技术特征L**：其中所述混洗器电路经配置以：从所述处理通道的连续源子组接收数据；响应于指示所述处理通道中的每一个将数据输出到所述处理通道中的另一个的所述指令而将从所述处理通道的所述连续源子组接收的所述数据重排序；以及将所述经重排序数据输出到所述处理通道，其中所述处理通道的连续目的地子组将所述经重排序数据存储于对应寄存器中。《隐含公开》 | 说明书第[0016]段：“For example, the matrix may be prepared by performing one or more column shuffle operations on the matrix. ... transposing the matrix may include performing one or more row shuffle operations on the matrix...” <br> 说明书第[0020]段：“As shown in operation 202, a matrix is identified. Additionally, as shown in operation 204, the matrix is prepared for the transposition. ... Further, as shown in operation 206, one or more row shuffles are performed within the matrix.” | 对比文件描述的矩阵转置算法包含多个步骤，例如列旋转、行混洗等。为了转置整个矩阵，算法需要对矩阵的多行或多列（可视为连续的数据组）顺序或并行地施加混洗操作。本领域技术人员可以合理推断，在SIMD硬件上执行这些操作时，混洗网络可能需要依次或并行地从连续的一组处理元素（对应连续的行或列数据）接收数据，进行重排序，并输出结果。虽然对比文件未明确“连续目的地子组存储”的概念，但算法步骤的连续性隐含了需要对连续的数据子集进行处理。因此，技术特征L被对比文件隐含公开。 |
| **技术特征M**：其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，所述装置进一步包括：多路复用器，其耦合到所述排组中的每一个和所述混洗器电路的输入接口；控制器电路，其经配置以经由所述多路复用器将所述多个排组中包含所述处理通道的所述源子组的排组选择性耦合到所述混洗器电路；以及多路分用器，其耦合到所述排组中的每一个和所述混洗器的输出接口，其中所述多路分用器经配置以将所述经重排序数据广播到所述排组。《未公开》 | 无相应原文引用。 | 该技术特征描述了实现分段混洗和数据广播的具体硬件互连架构，包括多路复用器（MUX）、多路分用器（DEMUX）及其与排组、混洗器电路的连接方式。对比文件仅提到了“shuffle network”（混洗网络）这一抽象概念，并未揭示其内部是否包含MUX、DEMUX，也未描述通过MUX选择特定排组作为输入、通过DEMUX将输出广播到所有排组的具体电路结构。因此，该技术特征未被对比文件公开。 |
| **技术特征N**：其中为了接收数据，所述混洗器电路经配置以接收用于处理通道的所述源子组的每一处理通道的完整标量或向量值，其中为了将所述数据重排序，所述混洗器电路经配置以将从处理通道的所述源子组的每一处理通道接收的所述完整标量或向量值重排序，且其中为了输出所述经重排序数据，所述混洗器电路经配置以将所述经重排序数据的所述完整标量或向量值输出到所述处理通道。《隐含公开》 | 说明书第[0039]段：“In another embodiment, each processing element may hold a vector of m>0 elements...” <br> 说明书第[0040]段：“In another embodiment, the in-place transposition may redistribute data vectors across SIMD lanes...” | 对比文件明确提到每个处理元素持有一个向量（vector）的数据元素，并且转置操作涉及在SIMD通道之间重新分配数据向量（data vectors）。进行行混洗操作时，操作对象是行内的元素，这些元素可以是一个标量或向量值。本领域技术人员可以合理推断，混洗网络在操作时，传输和重排序的是处理元素持有的完整数据值（标量或向量），而非数据的片段。因此，技术特征N被对比文件隐含公开。 |
| **技术特征O**：其进一步包括图形处理单元GPU，其中所述GPU包括所述多个处理通道。《直接公开》 | 说明书第[0064]段：“The system 500 also includes a graphics processor 506... In one embodiment, the graphics processor 506 may include a plurality of shader modules, a rasterization module, etc. ... to form a graphics processing unit (GPU).” | 对比文件明确公开了系统包括图形处理器（graphics processor），即GPU。结合对比文件前文关于在SIMD处理器上执行操作（包括混洗）的描述，可以理解GPU可以包含SIMD处理通道。因此，技术特征O被对比文件直接公开。 |
| **技术特征P**：其中所述装置包括以下各项中的一者：集成电路；微处理器；或无线通信装置。《直接公开》 | 说明书第[0063]段：“...in the context of the host processor 501, graphics processor 506, an integrated circuit...” <br> 说明书第[0068]段：“...a general computer system, a circuit board system... a mobile phone device...” | 对比文件明确提到了“集成电路”（integrated circuit）和作为主机处理器的“微处理器”，以及“移动电话设备”（mobile phone device）作为系统500的可能形式，移动电话设备是典型的无线通信装置。因此，技术特征P被对比文件直接公开。 |
<<<A>>><<<B>>><<<D>>><<<K>>><<<O>>><<<P>>><<<c>>><<<e>>><<<l>>><<<n>>>