对比文件名称：发明专利_GB2444744B Apparatus and method for performing re-arrangement operations on data
目标专利名称：说明书
模型名称：本次调用的模型名称
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：一种用于处理数据的装置。 <br> **判断结果**：《直接公开》 | 对比文件标题及摘要：“Apparatus and method for performing re-arrangement operations on data”。（一种用于执行数据重排操作的装置和方法。） | 对比文件明确公开了一种用于执行数据处理（特别是重排操作）的装置，这直接对应于目标专利中“用于处理数据的装置”这一上位概念。两者均属于数据处理装置。 |
| **技术特征B**：所述装置包括： 多个处理通道，所述处理通道中的每一个包括用以处理所述数据的电路，其中所述处理通道是以单指令多数据SIMD结构配置； <br> **判断结果**：《直接公开》 | 对比文件摘要：“...within a SIMD processing unit... a plurality of processing elements (PEs)...” ；具体实施方式部分描述了在SIMD处理单元内，存在多个处理元素（PE），每个PE执行相同的指令但操作不同的数据。（……在SIMD处理单元内……多个处理元素（PE）……） | 对比文件公开了在SIMD处理单元中包含多个处理元素（PE），每个PE即为一个处理通道，包含执行数据处理的电路（如ALU）。这直接公开了目标专利中的“多个以SIMD结构配置的处理通道”。 |
| **技术特征C**：以及混洗器电路，其经配置以： 从所述处理通道的源子组接收数据； <br> **判断结果**：《直接公开》 | 对比文件摘要及具体实施方式：“...a rearrangement unit... is operable to receive data from a group of said PEs...” （……重排单元……可操作以从所述PE的一组接收数据……） | 对比文件中的“重排单元”（rearrangement unit）对应于目标专利的“混洗器电路”。该单元被描述为从一组PE接收数据，这组PE即对应于“处理通道的源子组”。因此，该技术特征被直接公开。 |
| **技术特征D**：响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从所述处理通道的所述源子组接收的所述数据重排序； <br> **判断结果**：《直接公开》 | 对比文件摘要及具体实施方式：“...a rearrangement unit... is operable to... perform a rearrangement operation on said data... the rearrangement operation being specified by an instruction...” （……重排单元……可操作以……对所述数据执行重排操作……所述重排操作由一条指令指定……）；具体实施方式进一步描述了指令可以指定如旋转（rotate）等操作，这些操作涉及将数据从一个PE移动到另一个PE。（例如，描述了对PE内数据的旋转操作） | 对比文件中的重排单元响应于指令执行重排操作（如旋转），该操作实质上是将数据在PE（处理通道）之间进行重新排序或移动，即“将数据输出到另一个处理通道”。因此，该技术特征被直接公开。 |
| **技术特征E**：以及将经重排序数据分别输出到全部所述处理通道， <br> **判断结果**：《隐含公开》 | 对比文件摘要及具体实施方式：“...output the rearranged data to the PEs...”。具体实施方式描述了重排后的数据被输出到PE。（……将重排后的数据输出到PE……） | 对比文件明确公开了将重排后的数据输出到PE。虽然未明确使用“分别输出到全部”的措辞，但在SIMD架构的背景下，重排操作的结果通常需要被分发到相关的PE以便后续处理。本领域技术人员结合上下文可以毫无疑义地理解，重排单元的输出会连接到或能够被提供给所有相关的PE（即全部处理通道），以实现数据交换的目的。因此，该技术特征被隐含公开。 |
| **技术特征F**：其中所述处理通道的目的地子组将所述经重排序数据存储于对应寄存器中， <br> **判断结果**：《隐含公开》 | 对比文件具体实施方式：PE具有本地存储器（local memory），用于存储数据。重排操作涉及将数据从源PE移动到目的地PE。（例如，描述了数据在PE间的移动，目的地PE会接收并存储数据。） | 对比文件公开了PE具有本地存储器（可视为寄存器），且重排操作会导致数据被存储在目的地PE的存储器中。目标专利的“目的地子组”对应于接收数据的那些PE。虽然对比文件未明确划分“源子组”和“目的地子组”并强调只有目的地存储，但在重排操作的逻辑中，必然是接收数据的PE（即目的地）存储新数据。本领域技术人员能够直接且毫无疑义地推导出此含义。因此，该技术特征被隐含公开。 |
| **技术特征G**：且其中除所述处理通道的所述目的地子组外的所述处理通道丢弃所述接收的经重排序数据。 <br> **判断结果**：《隐含公开》 | 对比文件具体实施方式：描述了数据在PE间的重排，例如旋转操作。在此类操作中，并非所有PE都是特定数据项的目的地。 | 在对比文件描述的重排操作（如指定偏移的旋转）中，每个数据项有特定的目的地PE。虽然数据可能被广播或传输到多个PE，但只有指令指定的目标（目的地）PE会使用或更新其寄存器中的数据。其他PE要么不接收该特定数据项，要么接收但不使用/存储它（即丢弃）。这是实现有效数据交换的必然逻辑。本领域技术人员可以合理推断出此操作模式。因此，该技术特征被隐含公开。 |
| **技术特征H**：控制器电路，其经配置以允许所述处理通道的所述目的地子组的所述对应寄存器存储所述经重排序数据。 <br> **判断结果**：《隐含公开》 | 对比文件具体实施方式：提及了控制逻辑或指令解码单元，用于控制重排操作和数据流。整个装置在指令控制下协调工作。 | 对比文件公开的装置必然包含控制逻辑（可视为控制器电路）来解释指令并控制数据路径。为了完成重排操作，该控制逻辑必须允许数据写入目的地PE的寄存器。虽然未明确描述“允许存储”这一具体控制动作，但这是实现数据写入功能所隐含的必要步骤。本领域技术人员可以合理推断出控制电路的存在及其在此环节的作用。因此，该技术特征被隐含公开。 |
| **技术特征I**：其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，所述控制器电路经配置以基于偏移确定所述多个排组中的一个的排组标识以及具有所确定排组标识的所述排组中的一个内的处理通道的通道标识，且所述控制器电路经配置以基于所述所确定排组标识和通道标识而允许所述处理通道的所述目的地子组的所述对应寄存器存储所述经重排序数据。 <br> **判断结果**：《未公开》 | 对比文件中未发现将PE明确分组为“排组”（bank）的描述，也未描述基于偏移计算排组标识和通道标识以控制寄存器存储的具体机制。 | 目标专利的此特征涉及一种特定的硬件分组（排组）和基于该分组及偏移的精细控制逻辑，用于确定哪些寄存器的写入被使能。对比文件虽然公开了重排操作和偏移，但未揭示这种将PE分组为“排组”的架构，也未公开基于偏移同时确定排组ID和组内通道ID来控制寄存器写入使能的具体方法。该特征是目标专利中实现分段混洗、减少硬件互连的具体手段，在对比文件中没有记载或提示。 |
| **技术特征J**：其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，其中为了从所述源子组接收数据，所述混洗器电路经配置以从仅一个排组接收数据，且其中为了输出所述经重排序数据，所述混洗器电路输出的所述经重排序数据输出到所述排组中的每一个。 <br> **判断结果**：《未公开》 | 对比文件中未发现将PE分组为“排组”的描述，也未描述混洗器（重排单元）每次仅从一个排组接收数据，并将输出广播到所有排组的架构。 | 此特征描述了基于“排组”概念的特定数据通路架构：窄宽度的混洗器电路与宽通道的SIMD阵列通过“每次处理一个排组、广播输出”的方式交互。对比文件的重排单元可能直接与所有PE交互，或通过其他未描述的方式，但完全没有提及“排组”这一关键分组概念以及由此产生的特定数据接收和广播模式。 |
| **技术特征K**：其中所述混洗器电路经配置以基于由所述指令界定的偏移将所述数据重排序。 <br> **判断结果**：《直接公开》 | 对比文件具体实施方式：“...the rearrangement operation being specified by an instruction which identifies a rearrangement to be performed (e.g. a rotate by a specified amount)...”。（……重排操作由一条指令指定，该指令指明了要执行的重排（例如，旋转指定的量）……） | 对比文件明确公开了重排操作（如旋转）由指令指定，并且指令中包含参数（如指定的旋转量）。这个“指定的量”（specified amount）直接对应于目标专利中“指令界定的偏移”。因此，混洗器（重排单元）基于该偏移进行数据重排序的技术特征被直接公开。 |
| **技术特征L**：其中所述混洗器电路经配置以：从所述处理通道的连续源子组接收数据；响应于指示所述处理通道中的每一个将数据输出到所述处理通道中的另一个的所述指令而将从所述处理通道的所述连续源子组接收的所述数据重排序；以及将所述经重排序数据输出到所述处理通道，其中所述处理通道的连续目的地子组将所述经重排序数据存储于对应寄存器中。 <br> **判断结果**：《隐含公开》 | 对比文件具体实施方式：描述了重排单元对数据进行重排操作。虽然没有明确“连续源子组”的迭代过程，但为了实现对整个SIMD阵列的数据重排，一种常规的实现方式就是分批次（迭代）处理数据子集。 | 目标专利此特征的核心在于“分段混洗”或“迭代混洗”的思想，即窄混洗器通过多次操作完成整个宽SIMD阵列的混洗。虽然对比文件没有明确描述这种迭代操作，但本领域技术人员知道，当混洗器硬件宽度小于处理通道总数时，采用迭代/分段处理是一种常见且直接的技术选择，以实现相同的全局重排效果。基于对比文件公开的重排单元、SIMD阵列和重排指令，技术人员很容易推理出可以通过连续处理不同的PE子组（连续源子组）并相应地更新不同的目的地子组来完成整个操作。因此，该技术特征被隐含公开。 |
| **技术特征M**：其中所述处理通道分组为多个排组，所述多个排组中的每一排组包括所述多个处理通道中的一或多个处理通道，所述装置进一步包括：多路复用器，其耦合到所述排组中的每一个和所述混洗器电路的输入接口；控制器电路，其经配置以经由所述多路复用器将所述多个排组中包含所述处理通道的所述源子组的排组选择性耦合到所述混洗器电路；以及多路分用器，其耦合到所述排组中的每一个和所述混洗器的输出接口，其中所述多路分用器经配置以将所述经重排序数据广播到所述排组。 <br> **判断结果**：《未公开》 | 对比文件中未发现“排组”、“多路复用器”、“多路分用器”、“输入接口”、“输出接口”以及“广播到排组”等具体硬件组件和连接方式的描述。 | 此特征是非常具体的硬件实现细节，描述了为实现特征J所述架构（基于排组的迭代广播）而采用的特定电路结构，包括MUX、DEMUX及其连接关系。对比文件仅停留在功能层面描述重排单元和PE，完全没有披露这种具体的、用于连接窄混洗器和宽SIMD排组的互连硬件方案。 |
| **技术特征N**：其中为了接收数据，所述混洗器电路经配置以接收用于处理通道的所述源子组的每一处理通道的完整标量或向量值，其中为了将所述数据重排序，所述混洗器电路经配置以将从处理通道的所述源子组的每一处理通道接收的所述完整标量或向量值重排序，且其中为了输出所述经重排序数据，所述混洗器电路经配置以将所述经重排序数据的所述完整标量或向量值输出到所述处理通道。 <br> **判断结果**：《直接公开》 | 对比文件上下文：重排操作是在SIMD处理单元的PE之间进行，处理的数据是PE执行指令所操作的数据元素。这些数据元素是完整的操作数（例如，32位整数或浮点数），而非部分数据。 | 在SIMD处理的数据交换上下文（如PE间旋转）中，所交换的数据自然是每个PE正在处理的完整数据值（标量或向量）。对比文件虽然没有明确使用“完整标量或向量值”的措辞，但本领域技术人员阅读其关于PE间数据重排的描述，能够毫无疑义地理解所操作的是完整的数据元素。因此，该技术特征被直接公开。 |
| **技术特征O**：其进一步包括图形处理单元GPU，其中所述GPU包括所述多个处理通道。 <br> **判断结果**：《未公开》 | 对比文件中未提及图形处理单元（GPU）。其背景和应用场景可以是一般的SIMD处理，未限定于GPU。 | 目标专利将装置具体化为包含所述处理通道的GPU。对比文件中的装置是一个通用的、用于执行数据重排的SIMD处理装置，并未具体关联到GPU这一特定类型的处理器。因此，该限定特征未被公开。 |
| **技术特征P**：其中所述装置包括以下各项中的一者：集成电路；微处理器；或无线通信装置。 <br> **判断结果**：《未公开》 | 对比文件中未具体限定所述装置是集成电路、微处理器或无线通信装置。 | 该特征是对装置具体应用形式或物理形态的举例限定。对比文件未对其装置进行此类具体限定，因此这些具体类型未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<K>>><<<N>>>
<<<e>>><<<f>>><<<g>>><<<h>>><<<l>>>