返回项目页面
对比文件列表
3gpp文件_+++B_P+++.docx
2026-02-02 21:22
发明申请_US20040054877A1 Method and apparatus for shuffling data_+++A_D_P_b_c_e_f_k_n+++.docx
2026-02-02 21:22
发明申请_US20080215855A1 Execution unit for performing shuffle and other operations_+++A_D_P_b_h_k_n_o+++.docx
2026-02-02 21:22
发明申请_US20090172358A1 IN-LANE VECTOR SHUFFLE INSTRUCTIONS_+++D_K_N_a_b_c_e_p+++.docx
2026-02-02 21:22
发明申请_US20100106944A1 Data processing apparatus and method for performing rearrangement operations_+++A_B_D_P_f_n+++.docx
2026-02-02 21:22
发明申请_US20130339664A1 INSTRUCTION EXECUTION UNIT THAT BROADCASTS DATA VALUES AT DIFFERENT LEVELS OF GRANULARITY_+++A_N_P+++.docx
2026-02-02 21:22
发明申请_US20130339682A1 METHODS TO OPTIMIZE A PROGRAM LOOP VIA VECTOR INSTRUCTIONS USING A SHUFFLE TABLE AND A MASK STORE TABLE_+++N_a_b_d_e_k_o_p+++.docx
2026-02-02 21:22
发明申请_US20140059323A1 SYSTEMS AND METHODS OF DATA EXTRACTION IN A VECTOR PROCESSOR_+++A_b_n_p+++.docx
2026-02-02 21:22
发明申请_US20140149480A1 SYSTEM, METHOD, AND COMPUTER PROGRAM PRODUCT FOR TRANSPOSING A MATRIX_+++A_B_D_K_O_P_c_e_l_n+++.docx
2026-02-02 21:22
发明申请_US20140208067A1 VECTOR ELEMENT ROTATE AND INSERT UNDER MASK INSTRUCTION_+++A_D_K_b_c_n_p+++.docx
2026-02-02 21:22
发明申请_US20150039851A1 METHODS, APPARATUS, INSTRUCTIONS AND LOGIC TO PROVIDE VECTOR SUB-BYTE DECOMPRESSION FUNCTIONALITY_+++A_B_N_O_P_c_d_e_f_h_l+++.docx
2026-02-02 21:22
发明授权_US5513371A Hierarchical interconnection network architecture for parallel processing, having interconnections between bit-addressible nodes based on address bit permutations_+++A_B_E_P_c_d_f_j_k_l+++.docx
2026-02-02 21:22
发明授权_US07343389B2 Apparatus and method for SIMD modular multiplication_+++A_P_o+++.docx
2026-02-02 21:22
发明授权_US08914613B2 Vector shuffle instructions operating on multiple lanes each having a plurality of data elements using a same set of per-lane control bits_+++A_B_C_D_N_P_e+++.docx
2026-02-02 21:22
发明授权_US09218182B2 Systems, apparatuses, and methods for performing a shuffle and operation (shuffle-op)_+++A_B_C_D_K_N_P_e_f_g_h_i+++.docx
2026-02-02 21:22
发明专利_JP2007526536A Method and apparatus for shuffling data_+++A_B_D_N_P_c_e_f_g_h_k_o+++.docx
2026-02-02 21:22
发明专利_JP2008502018A Holography or diffraction pattern_+++a_p+++.docx
2026-02-02 21:22
3gpp文件_+++B_P+++.docx

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:《隐含公开》<br>一种用于处理数据的装置3GPP TS 38.300 V17.4.0 (2023-03),章节5.1:“本规范描述了NR(New Radio)用户设备(UE)和基站(gNB)……”;3GPP TS 38.300 V17.4.0,章节4.1:“无线通信系统包括用户设备(UE)和基站(gNB)。”目标专利中的“用于处理数据的装置”是一个宽泛的上位概念。3GPP规范中明确描述了用户设备(UE)和基站(gNB)作为无线通信系统中的装置,这些装置的核心功能之一就是处理通信数据(如编码、调制、信号处理等)。因此,本领域技术人员可以毫无疑义地确定,3GPP规范公开了“用于处理数据的装置”这一概念。虽然3GPP规范未明确该装置用于图形处理或具有特定SIMD混洗电路,但“处理数据”的功能是相同的。因此,该技术特征被**隐含公开**。
**技术特征B**:《隐含公开》<br>所述装置包括:多个处理通道,所述处理通道中的每一个包括用以处理所述数据的电路,其中所述处理通道是以单指令多数据SIMD结构配置3GPP TR 38.803 V14.0.0 (2017-03),章节6.1.3.1:“为支持高数据速率和低延迟,接收机处理(例如,对于大规模MIMO)可能需要高度的并行性。这可以通过使用向量处理器或SIMD(单指令多数据)架构来实现,其中同一指令同时应用于多个数据元素。”目标专利的技术特征B限定了装置包含以SIMD结构配置的多个处理通道。3GPP TR 38.803明确指出了在无线通信接收机处理(如大规模MIMO)中,为了满足性能要求,可以采用SIMD架构来实现高度并行处理。虽然该段落未详细描述具体电路,但“向量处理器或SIMD架构”的表述直接公开了“以单指令多数据SIMD结构配置”这一核心架构特征。“多个处理通道”及其“处理数据的电路”是SIMD架构的必然组成部分和公知常识。因此,本领域技术人员能够从该公开内容中直接且毫无疑义地得出技术特征B。该特征被**直接公开**。
**技术特征C**:《未公开》<br>以及混洗器电路,其经配置以:从所述处理通道的源子组接收数据未在提供的3GPP文件内容中找到相关描述。目标专利中的“混洗器电路”是一个具体的硬件功能单元,其被专门配置为从处理通道的一个子集(源子组)接收数据。这是实现其分段混洗、降低硬件复杂度方案的关键起点。3GPP规范虽然提到了使用SIMD架构进行并行处理,但完全未提及任何专门用于在通道间进行数据混洗(shuffle)的特定电路,更没有描述该电路具有“从处理通道的源子组接收数据”这一具体配置和操作模式。该特征涉及特定的硬件数据路径设计,未被3GPP文件公开。
**技术特征D**:《未公开》<br>响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从所述处理通道的所述源子组接收的所述数据重排序未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征D限定了混洗器电路的核心操作:根据一条指示通道间数据传递关系的指令,对从源子组接收到的数据进行重排序。这体现了硬件电路对特定“混洗指令”的响应和执行。3GPP规范关注通信协议和算法,虽然算法可能涉及数据重排(如交织),但并未描述有任何硬件电路响应于此类“通道间数据输出指令”来执行重排序操作。该特征是实现专利所述混洗功能的具体动作,未被公开。
**技术特征E**:《未公开》<br>以及将经重排序数据分别输出到全部所述处理通道未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征E限定了混洗器电路的输出方式:将重排序后的数据输出给“全部”处理通道。这是一种广播式的输出,是本专利后续实现选择性存储(特征F、G)的基础。3GPP规范中没有任何内容描述在SIMD架构中存在一个电路,将处理后的数据广播到所有处理通道。该特征涉及具体的硬件输出网络拓扑,未被公开。
**技术特征F**:《未公开》<br>其中所述处理通道的目的地子组将所述经重排序数据存储于对应寄存器中未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征F限定了数据流的下一个关键步骤:在所有接收到广播数据的处理通道中,仅有一个子集(目的地子组)会将数据存入自己的寄存器。这是实现高效、选择性数据传递的核心。3GPP规范完全没有涉及在并行处理架构中,对广播数据进行如此精细的、基于通道子组的寄存器存储控制。该特征未被公开。
**技术特征G**:《未公开》<br>且其中除所述处理通道的所述目的地子组外的所述处理通道丢弃所述接收的经重排序数据未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征G是与特征F相辅相成的限定,明确了非目的地子组的处理通道对广播数据的处理方式是“丢弃”。这避免了无效数据的写入,是专利方案降低无用操作的关键。3GPP规范中没有任何内容提及在数据广播后,部分处理通道会主动“丢弃”数据。该特征未被公开。
**技术特征H**:《未公开》<br>控制器电路,其经配置以允许所述处理通道的所述目的地子组的所述对应寄存器存储所述经重排序数据。未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征H引入了一个专用的控制器电路,其功能是控制哪些寄存器可以存储数据。这是实现特征F和G所述选择性存储的硬件控制机制。3GPP规范中不存在对如此具体和低层次的硬件控制电路的描述。该特征未被公开。
**技术特征I**:《未公开》<br>其中所述处理通道分组为多个排组,……所述控制器电路经配置以基于偏移确定……排组标识……通道标识……允许……存储。未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征I进一步细化了控制器电路的操作逻辑,引入了“排组”、“偏移”、“排组标识”、“通道标识”等具体参数和确定步骤,用于精确控制数据存储的目标。这是专利方案中非常具体和复杂的控制流程。3GPP规范完全未涉及将处理通道分组为“排组”的概念,也未曾描述基于偏移等参数来计算并控制寄存器存储的硬件逻辑。该特征未被公开。
**技术特征J**:《未公开》<br>其中所述处理通道分组为多个排组……所述混洗器电路经配置以从仅一个排组接收数据……输出到所述排组中的每一个。未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征J定义了具体的硬件数据流架构:处理通道分组为排组,混洗器每次仅从一个排组(源子组)取数,但输出广播到所有排组。这清晰地刻画了其“分段混洗”的物理实现方式。3GPP规范中没有任何内容描述此类基于“排组”的、输入受限而输出广播的硬件互连结构。该特征未被公开。
**技术特征K**:《未公开》<br>其中所述混洗器电路经配置以基于由所述指令界定的偏移将所述数据重排序。未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征K限定了重排序操作所依据的具体参数——由指令界定的“偏移”。这指明了混洗行为是如何被编程控制的。3GPP规范虽然可能在算法描述中使用“偏移”一词,但从未将其与一个硬件混洗器电路的“重排序”操作关联起来。该特征未被公开。
**技术特征L**:《未公开》<br>其中所述混洗器电路经配置以:从所述处理通道的连续源子组接收数据……重排序……输出……连续目的地子组将……存储。未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征L描述了混洗器电路通过迭代操作(对连续源子组)来完成整个数据集的混洗过程,并对应产生连续的目的地子组。这揭示了其分段、多周期的工作模式。3GPP规范中完全没有描述任何硬件电路以这种迭代方式对通道子集进行操作以完成全局数据交换。该特征未被公开。
**技术特征M**:《未公开》<br>其中所述处理通道分组为多个排组,所述装置进一步包括:多路复用器……控制器电路……多路分用器……未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征M披露了实现上述功能的详细硬件系统组成,包括多路复用器(MUX)、多路分用器(DEMUX)及其与控制器、混洗器、排组的互连关系。这是非常具体的硬件电路实现细节。3GPP规范作为通信协议标准,绝不包含对此类底层硬件互连和开关电路的描述。该特征未被公开。
**技术特征N**:《未公开》<br>其中为了接收数据……完整标量或向量值……重排序……输出完整标量或向量值。未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征N限定了混洗器电路处理的数据粒度是“完整标量或向量值”,而非子字节。这定义了其操作的数据单位。3GPP规范虽然处理完整的数据单元(如传输块、码字),但这是通信数据的逻辑层面,并未将其映射或关联到SIMD处理通道中混洗器电路所操作的“完整标量或向量值”这一特定硬件数据粒度概念。该特征未被公开。
**技术特征O**:《未公开》<br>其进一步包括图形处理单元GPU,其中所述GPU包括所述多个处理通道。未在提供的3GPP文件内容中找到相关描述。目标专利的技术特征O将装置具体化为包含GPU,且处理通道位于GPU内。3GPP规范涉及无线通信设备,其处理单元通常是基带处理器、应用处理器等,不会指定或要求设备必须包含“图形处理单元(GPU)”,更不会描述GPU内部的处理通道架构。该特征未被公开。
**技术特征P**:《直接公开》<br>其中所述装置包括以下各项中的一者:集成电路;微处理器;或无线通信装置。3GPP TS 38.300 V17.4.0,章节4.1:“无线通信系统包括用户设备(UE)和基站(gNB)。”;关于集成电路和微处理器,作为实现UE和gNB的硬件载体,是本领域的公知常识。目标专利的技术特征P以择一方式限定了装置的类型。3GPP规范明确且反复地描述了“无线通信装置”,即用户设备(UE)和基站(gNB)。因此,“无线通信装置”这一选项被**直接公开**。而“集成电路”和“微处理器”是实现这些无线通信装置的核心硬件组成部分,属于本领域的公知常识。综合考虑,该择一限定的技术特征被对比文件直接公开。

<<<B>>> <<<P>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE