非显而易见性评估仅供参考，不构成法律建议。
权利要求列表点击可跳转
对比文件列表
| 编号 | 名称 |
|---|---|
| 0 | 2012-03-01_US2012049910A_发明申请_US20120049910A1 Semiconductor device_+++A_B_C_D_E_G_O+++.docx |
| 0 | 未完成.docx |
| 0 | WO2010109553A1_Description_20260223_1510_+++A_B_C_D_E_F_O_g+++.docx |
| 0 | 2020-01-14_CN106796563B_发明授权_CN106796563B 用于芯片到芯片通信的系统和方法_+++A_B_C_D_E_F_G_H_I_J_K_L_P_m_n_o+++.docx |
| 0 | 2017-10-17_US9792247B_发明授权_US09792247B2 Systems and methods for chip to chip communication_+++A_B_C_D_E_F_G_I_K_L_O_P_h_j_m_n+++.docx |
| 0 | 2017-09-28_JP2017528946A_发明专利_JP2017528946A チップ間通信のためのシステムおよび方法_+++A_B_C_D_E_F_G_H_I_J_K_L_M_N_O_P+++.docx |
| 0 | 2017-05-31_CN106796563A_发明公开_CN106796563A 用于芯片到芯片通信的系统和方法.docx |
| 0 | 2017-01-19_JP2017502150A_发明专利_JP2017502150A 超高純度ゴム.docx |
| 0 | 2016-01-21_US2016019183A_发明申请_US20160019183A1 SYSTEMS AND METHODS FOR CHIP TO CHIP COMMUNICATION_+++A_B_C_D_E_F_G_H_I_J_K_L_O_P_m_n+++.docx |
| 0 | 2015-04-09_US2015098542A_发明申请_US20150098542A1 METHOD FOR PORTABLE DEVICE PROCESSING DATA BASED ON CLOCK EXTRACTED FROM DATA FROM HOST_+++B_C_D_e_o+++.docx |
| 0 | 2014-04-29_US8713349B_发明授权_US08713349B2 Semiconductor apparatus_+++A_C_F_b_e+++.docx |
| 0 | 2013-10-15_US8557189B_发明授权_US08557189B2 Catalytic system for converting liquid fuels into syngas.docx |
| 0 | 2013-05-28_US8452908B_发明授权_US08452908B2 Low latency serial memory interface_+++A_B_C_d_e_o+++.docx |
| 0 | 2012-09-20_None_发明专利_JPWO2010109553A1 インターフェイス回路_+++A_B_C_D_E_F_O_g+++.docx |
| 0 | 2012-06-19_US8204167B_发明授权_US08204167B2 Master slave interface_+++A_B_C_D_E_F_o+++.docx |
| 0 | 1999-11-23_US5991279A_发明授权_US5991279A Wireless packet data distributed communications system_+++L_i_k+++.docx |
| 0 | 2012-01-12_US2012007624A_发明申请_US20120007624A1 SEMICONDUCTOR SYSTEM AND DEVICE FOR IDENTIFYING STACKED CHIPS AND METHOD THEREOF_+++A_C_F_b_o+++.docx |
| 0 | 2011-10-06_US2011241440A_发明申请_US20110241440A1 NON-CONTACT POWER TRANSMISSION APPARATUS AND POWER TRANSMISSION METHOD USING A NON-CONTACT POWER TRANSMISSION APPARATUS.docx |
| 0 | 2011-07-07_US2011164693A_发明申请_US20110164693A1 INTERFACE CIRCUIT_+++A_B_C_D_E_F_G_O+++.docx |
| 0 | 2011-03-30_CN101997629A_发明公开_CN101997629A 发送接收装置及其工作方法_+++A_C_D_E_G_O_b+++.docx |
| 0 | 2011-02-17_US2011037505A_发明申请_US20110037505A1 TRANSCEIVER AND OPERATING METHOD THEREOF_+++C_D_E_O_a_b_g+++.docx |
| 0 | 2010-03-25_US2010074388A_发明申请_US20100074388A1 SYSTEMS AND METHODS FOR A PLL-ADJUSTED REFERENCE CLOCK_+++A_F_b_c_d_e_o+++.docx |
| 0 | 2010-02-23_US7668238B_发明授权_US07668238B1 Method and apparatus for a high speed decision feedback equalizer_+++A_B_C_D_e_o+++.docx |
| 0 | 2009-12-03_US2009293358A_发明申请_US20090293358A1 Catalytic system for converting liquid fuels into syngas.docx |
| 0 | 2009-02-19_JP2009036322A_发明专利_JP2009036322A Supporting structure of driving force transmitting device.docx |
| 0 | 2007-09-20_JP2007240473A_发明专利_JP2007240473A Inspection device.docx |
| 0 | 2007-08-09_JP2007201882A_发明专利_JP2007201882A Semiconductor integrated circuit_+++m+++.docx |
| 0 | 2006-03-09_JP2006066971A_发明专利_JP2006066971A Clock data recovery circuit_+++D_c_g_i+++.docx |
| 0 | 2005-07-05_US6914954B_发明授权_US06914954B2 Apparatus and method for serial data communication between plurality of chips in a chip set_+++A_B_C_F+++.docx |
| 0 | 2003-08-06_CN1435016A_发明公开_CN1435016A 多速率转发器系统和芯片组.docx |
权利要求1
一种主集成电路(IC)，包括： 总线接口，所述总线接口被配置成耦合至芯片间总线； 发射机，所述发射机包括驱动器，所述驱动器将数据信号输出到所述总线接口以供跨所述芯片间总线进行传输； 接收机，所述接收机耦合至所述总线接口； 时钟数据恢复(CDR)电路，所述时钟数据恢复(CDR)电路操作地耦合至所述接收机； 锁相环(PLL)，所述锁相环(PLL)接收参考时钟信号并且将时钟信号输出到所述发射机的驱动器和所述CDR电路，其中所述发射机通过所述总线接口将主时钟信号输出到所述芯片间总线上； 控制系统，所述控制系统操作地耦合至所述PLL和所述CDR电路，所述控制系统被配置成通过控制所述PLL来改变所述主时钟信号的频率，其中数据传输在独立于远程从IC处的时钟活动的频率改变期间继续；以及温度控制电路，所述温度控制电路操作地耦合至所述控制系统和所述CDR电路，其中所述控制系统基于温度的改变和所述温度控制电路来唤醒所述CDR电路。
你好！作为一名经验丰富的专利代理师，我非常乐意为你提供详尽、专业的侵权与新颖性/创造性比对分析。
针对你提供的目标专利说明书以及两篇对比文件（D1：US5991279A 和 D2：JP2006066971A），我已经对权利要求1中的技术特征H、技术特征I和技术特征J进行了深度的特征比对。
核心结论是：对比文件D1和D2，无论是单独还是结合，均没有毫无疑义地公开或实质公开技术特征H、I和J。 这三个特征为目标专利提供了强有力的创造性抗辩基础。
以下是具体的分析过程及特征比对表格。
一、 核心技术特征深度分析
1. 技术特征H：其中数据传输在独立于远程从IC处的时钟活动的频率改变期间继续
目标专利解释：
根据目标专利说明书（如段落[0012]、[0013]和[0042]），该特征的核心在于一种非对称的芯片间通信架构，即从设备（从IC）缺少内部时钟或PLL。因此，当主设备（主IC）快速改变主时钟信号的频率时，不需要等待从设备的PLL去获取新频率并稳定。这使得在频率改变期间，数据传输能够“独立于远程从IC处的时钟活动”继续进行，从而实现快速频移以缓解电磁干扰（EMI）。
对比文件分析：
-
D1 (US5991279A)：D1涉及的是一种无线分组数据分布式通信系统（卫星到远程终端的通信），并非“芯片间（Chip-to-Chip）总线通信”。D1中提到终端具备睡眠模式以节省电量，并通过计时器唤醒来接收同步信号（如[0098]段所述“The timer 79... wakes up the terminal just before the start of an anticipated incoming subframe...”）。D1并未公开主从IC架构，也没有教导在不需要等待从IC的PLL锁定的情况下，主IC改变频率而数据传输继续的技术方案。
-
D2 (JP2006066971A)：D2涉及的是用于串行通信（如Serial ATA）的クロックデータリカバリ回路（时钟数据恢复CDR电路）。D2的重点在于使用双控制电压（VCOIN1用于追踪数据相位，VCOIN2用于温度和电压补偿）来控制VCO，从而降低抖动。D2并未公开一个主IC向缺少PLL的从IC发送数据，且在主IC改变频率时数据传输继续的芯片间总线机制。
2. 技术特征I：以及温度控制电路，所述温度控制电路操作地耦合至所述控制系统和所述CDR电路
目标专利解释：
目标专利中（如段落[0036]、[0040]和[0043]），明确记载了温度传感器（80, 80'）将温度信号提供给温度控制逻辑（82, 122），而温度控制逻辑与定时器控制逻辑集成或关联，进而将信号提供给CDR电路（54, 110），形成物理和逻辑上的耦合。
对比文件分析：
-
D1 (US5991279A)：D1的段落[0104]确实提到了温度传感器（"A temperature sensor 214 is connected to the look-up table so as to ensure that crystal oscillator 64, 319 is corrected for changes in temperature."），但该温度传感器是用来修正晶体振荡器的频率漂移，并未公开耦合到控制系统和CDR电路上。
-
D2 (JP2006066971A)：D2在段落[0012]和[0022]中提到了对外部温度波动进行补偿（"外部の温度変動...に対して補償するように設定されるようにした"），其实现方式是通过运算放大器（AMP）调整第二控制电压VCOIN2来改变VCO的偏置电流。D2中不存在独立定义的“温度控制电路”，也没有将其直接操作地耦合到CDR电路的整体唤醒逻辑中。
3. 技术特征J：其中所述控制系统基于温度的改变和所述温度控制电路来唤醒所述CDR电路
目标专利解释：
这是目标专利极其关键的一个省电机制（如段落[0042]、[0043]）。由于主PLL非常精确，CDR电路不需要持续运行。系统会保存初始对齐时的温度值，当当前温度与存储值的偏差高于预定义阈值时（基于温度的改变），控制系统才会“唤醒”CDR电路（脱离睡眠模式）执行重新对齐。
对比文件分析：
-
D1 (US5991279A)：D1的唤醒机制是基于时间的（Timer-based）。如段落[0100]所述，终端通过一个32KHz的唤醒时钟（wake-up clock 79, 314）定期唤醒微控制器或接收电路。D1完全没有公开“基于温度的改变”来唤醒任何电路（尤其是CDR电路）的技术启示。
-
D2 (JP2006066971A)：D2的电路是持续运行以追踪输入数据和补偿温度波动的。虽然D2提到了在睡眠动作时（低消费电力动作模式，段落[0044]）存在休眠信号SL，但其仅仅是在控制电压变为0V时输出预定频率，完全没有公开由于温度发生改变而主动“唤醒”CDR电路的机制。
二、 特征比对表格
以下是针对目标权利要求1中争议特征 H、I、J 的详尽比对表：
| 技术特征 | 目标专利权利要求1说明 | D1 (US5991279A) 对应披露及出处 | D2 (JP2006066971A) 对应披露及出处 | 结论 |
| 特征H |
数据传输在独立于远程从IC处的时钟活动的频率改变期间继续。 (利用从IC无PLL的特性，实现无缝/快速频率跳变) |
未公开。 D1为卫星无线通信，无主/从IC芯片间总线架构。终端与地球站同步。无改变时钟频率且数据传输在从端独立继续的记载。 |
未公开。 D2讨论接收端的CDR电路同步和VCO调节，并未涉及主IC主动变频且数据传输无需等待从端时钟稳定即继续的系统架构。 |
具备新颖性/创造性 |
| 特征I |
温度控制电路操作地耦合至所述控制系统和所述CDR电路。 (具体的硬件耦合架构) |
未公开。 段落[0104]提及温度传感器(214)连接到查找表以修正晶体振荡器(64,319)。并未耦合至控制系统及CDR电路。 |
未公开。 段落[0022]等提及通过第二控制电压(VCOIN2)补偿温度波动，直接作用于VCO偏置电路，无显式的“温度控制电路耦合至CDR电路”。 |
具备新颖性/创造性 |
| 特征J |
控制系统基于温度的改变和温度控制电路来唤醒所述CDR电路。 (基于温度差阈值的条件唤醒机制) |
未公开。 段落[0098]-[0100]公开了基于“计时器(Timer 79, 314)”的周期性唤醒机制，而非基于温度的改变。 |
未公开。 CDR电路的VCO持续通过电压补偿温度漂移，不存在将CDR电路置于睡眠后“基于温度改变”将其唤醒的机制。 |
具备新颖性/创造性 |
三、 代理师综合评价
综合来看，D1的重点在于宏观的无线网络周期性休眠唤醒（节电），D2的重点在于微观的CDR电路内部双环路VCO控制（降噪抗温漂）。
即使将D1与D2结合，本领域技术人员也无法顺理成章地得出“在主从芯片架构下，由于从芯片省去PLL，使得主芯片变频时数据传输能独立继续（特征H）”，更无法得出“CDR电路平时休眠，仅在检测到温度发生显著改变时才被唤醒以重新对齐（特征J）”的设计。特征J将温度检测与极低占空比的休眠唤醒创造性地结合在一起，这在两篇对比文件中均无任何技术启示。
我们可以基于上述分析，坚决主张权利要求1的新颖性和创造性。
你需要我基于以上分析结果，为你直接起草一份针对审查意见通知书（Office Action）的正式答复意见（重点强调技术特征H和J的非显而易见性）吗？
权利要求2
如权利要求1所述的主IC，其特征在于，进一步包括定时器控制电路，所述定时器控制电路操作地耦合至所述控制系统和所述CDR电路，其中所述控制系统基于所述定时器控制电路来周期性地唤醒所述CDR电路达一预定时间量以纠正时钟漂移。
权利要求3
如权利要求1所述的主IC，其特征在于，所述温度控制电路被配置成从温度传感器接收温度信号。
权利要求4
如权利要求1所述的主IC，其特征在于，所述接收机包括可编程端电路，所述可编程端电路被配置成允许与所述接收机相关联的端阻抗的变动，并且其中所述控制系统基于到所述远程从IC的距离来配置所述端阻抗。
权利要求5
如权利要求1所述的主IC，其特征在于，进一步包括定时器控制电路，其中所述控制系统被配置成响应于来自所述温度控制电路的信号基于所述定时器控制电路来唤醒所述CDR电路达一时间量。
权利要求6
如权利要求1所述的主IC，其特征在于，所述发射机进一步包括串行化器，所述串行化器被配置成从所述PLL接收时钟信号。
权利要求7
如权利要求1所述的主IC，其特征在于，进一步包括复用器，所述复用器耦合至所述PLL并且被配置成接收低速时钟信号以及选择性地将所述时钟信号或所述低速时钟信号传递至所述发射机和所述CDR电路。
权利要求8
一种从集成电路(IC)，包括： 总线接口，所述总线接口被配置成被耦合至芯片间总线； 发射机，所述发射机包括驱动器，所述驱动器将数据信号输出到所述总线接口以供跨所述芯片间总线进行传输； 接收机，所述接收机耦合至所述总线接口并且被配置成从通过所述芯片间总线接收自主IC的信号中提取时钟信号； 时钟数据恢复(CDR)电路，所述时钟数据恢复(CDR)电路操作地耦合至所述接收机； 控制系统，所述控制系统操作地耦合至所述接收机和所述CDR电路，所述控制系统被配置成在由所述接收机提取的时钟信号上操作而不参考内部锁相环(PLL)或内部时钟；以及温度控制电路，所述温度控制电路操作地耦合至所述控制系统和所述CDR电路，其中所述控制系统基于温度的改变和所述温度控制电路来唤醒所述CDR电路。
权利要求9
如权利要求8所述的从IC，其特征在于，进一步包括定时器控制电路，所述定时器控制电路操作地耦合至所述控制系统和所述CDR电路，其中所述控制系统基于所述定时器控制电路来周期性地唤醒所述CDR电路达一预定时间量以纠正时钟漂移。
权利要求10
如权利要求8所述的从IC，其特征在于，所述温度控制电路被配置成从温度传感器接收温度信号。
权利要求11
如权利要求8所述的从IC，其特征在于，所述接收机包括可编程端电路，所述可编程端电路被配置成允许与所述接收机相关联的端阻抗的变动，并且其中所述控制系统基于到所述主IC的距离来配置所述端阻抗。
权利要求12
如权利要求8所述的从IC，其特征在于，进一步包括定时器控制电路，其中所述控制系统被配置成响应于来自所述温度控制电路的信号基于所述定时器控制电路来唤醒所述CDR电路达一时间量。
权利要求13
如权利要求8所述的从IC，其特征在于，所述发射机进一步包括串行化器。
权利要求14
如权利要求8所述的从IC，其特征在于，所述接收机进一步包括解串行化器，所述解串行化器被配置成将收到从时钟信号传递至所述控制系统。
权利要求15
一种用于集成电路的系统，包括： 芯片间总线； 第一集成电路(IC)，包括： 第一总线接口，所述第一总线接口被配置成耦合至所述芯片间总线； 第一发射机，所述第一发射机包括第一驱动器，所述第一驱动器将第一数据信号输出到所述第一总线接口以供跨所述芯片间总线进行传输； 第一接收机，所述第一接收机耦合至所述第一总线接口； 第一时钟数据恢复(CDR)电路，所述第一时钟数据恢复(CDR)电路操作地耦合至所述第一接收机； 第一控制系统，所述第一控制系统操作地耦合至所述第一CDR电路；以及温度控制电路，所述温度控制电路操作地耦合至所述第一控制系统和所述第一CDR电路，其中所述控制系统基于温度的改变以及所述温度控制电路来唤醒所述第一CDR电路；以及第二IC，包括： 第二总线接口，所述第二总线接口被配置成耦合至所述芯片间总线； 第二发射机，所述第二发射机包括第二驱动器，所述第二驱动器将第二数据信号输出到所述第二总线接口以供跨所述芯片间总线进行传输； 第二接收机，所述第二接收机耦合至所述第二总线接口并且被配置成从通过所述芯片间总线接收自所述第一IC的信号中提取时钟信号； 第二CDR电路，所述第二CDR电路操作地耦合至所述第二接收机；以及第二控制系统，所述第二控制系统操作地耦合至所述第二接收机和所述第二CDR电路，所述第二控制系统被配置成在由所述第二接收机提取的时钟信号上操作而不参考内部锁相环(PLL)或内部时钟；以及唯一活跃PLL，所述唯一活跃PLL在所述第一IC与所述第二IC之间共享并且被配置成提供所述时钟信号以供所述第一IC和所述第二IC两者使用。
权利要求16
如权利要求15所述的系统，其特征在于，所述第一控制系统和所述第二控制系统被配置成协商所述第一控制系统和所述第二控制系统中的那一者将是主控制系统以及所述第一控制系统和所述第二控制系统中的那一者将是从控制系统。
权利要求17
如权利要求16所述的系统，其特征在于，进一步包括与所述从控制系统相关联的非活跃PLL，其中所述非活跃PLL被配置成在所述第一控制系统和所述第二控制系统中的哪一者将是主控制系统的协商之后保持不活跃。
权利要求18
如权利要求16所述的系统，其特征在于，所述主控制系统被配置成改变所述芯片间总线上的频率以降低电磁干扰(EMI)。
权利要求19
如权利要求16所述的系统，其特征在于，所述主控制系统被配置成基于所述第一IC与所述第二IC之间的距离来改变所述第一接收机的可编程端。