您好！作为一名经验丰富的专利代理师，我已为您仔细分析了目标专利的权利要求1以及您提供的三篇对比文件（D1、D2、D3）。

以下是紧密结合对比文件原文的详细比对分析、最接近的对比文件（CPA）评估，以及创造性分析。

一、 权利要求1技术特征拆解与比对分析

为方便比对，我们将权利要求1拆解为A-G共7个技术特征。

• D1: JP2004127347A

• D2: US7719896B1

• D3: JP5492324B1

特征比对表格

二、 最接近的对比文件（CPA）分析

在进行创造性分析时，D3 (JP5492324B1) 最适合作为最接近的对比文件。

• 从整体解决的技术问题来看：目标专利解决的是“在混合高速缓存架构中，SRAM和MRAM大小不同导致难以实现，需要一种仅使用MRAM但能平衡速度与容量（密度）的高速缓存架构”。D3 解决的正是完全相同的问题：为了降低处理器功耗采用STT-MRAM作为高速缓存（Cache），并试图解决MRAM速度慢的问题，通过动态改变单元配置（1T-1MTJ高容量慢速，2T-2MTJ/4T-4MTJ低容量快速）来平衡性能和容量。

• 从技术效果来看：两者都实现了使用单一均匀的MRAM阵列，却能提供两种不同速度/密度的缓存读取效果（单端慢速/高密度，差分快速/低密度）。

*补充建议：*D2 (US7719896B1) 也可以作为辅助的对比文件，因为D2在物理电路上最明确地公开了“同时包含差分感测放大器和单端感测放大器”（特征C）的硬件模块。

三、 未被公开的特征及创造性分析结论

1. 区别技术特征

经过详细比对，目标专利权利要求1中没有被任何一篇对比文件（包括D1、D2、D3）公开的核心技术特征是：

• 特征E：其中所述多个感测放大器的配置是不均匀的（静态混合架构）。

2. 区别特征的实质与创造性逻辑

• 对比文件的技术路线（动态重构）：D1、D2、D3 均采用了“动态重构（Reconfigurable）”的思路。即阵列是均匀的，感测放大器也是全局或模块化复用的，通过外部控制信号（如D2的 SE_EN，D3的 Mode Selector）在不同时间点，将同一片存储区域配置为单端读取（单比特模式）或差分读取（双比特模式）。

• 目标专利的技术路线（静态非均匀布局）：目标专利放弃了复杂的动态切换逻辑，采用了一种空间上静态分布的混合架构。它的阵列是均匀的，但在布线和感测放大器的物理挂载上（配置上）是“不均匀的”（Non-uniform）。一部分MRAM单元永久/硬接线耦合到单端感测放大器（作为较慢但密集的缓存区），另一部分MRAM单元永久/硬接线耦合到差分感测放大器（作为较快的缓存区）。

• 其他对比文件是否公开：D1、D2、D3 均未公开这种“不均匀的感测放大器配置”。D2虽然在同一个模块内同时提供了单端和差分放大器硬件，但它是通过多路复用器（Multiplexer）进行切换，本质上还是均匀阵列的动态配置。

3. 专利代理师的攻防策略建议

如果您打算基于这些文件撰写无效宣告请求或OA答复：

• 如果无效目标专利：难度中等偏上。您可以尝试将 D3 作为最接近的现有技术，结合 D2（提供包含单端和差分的放大器硬件模块），并主张“将动态时间上的复用（D3）转化为空间物理上的静态划分（非均匀配置）”是本领域技术人员为了简化控制电路、降低动态切换开销而容易想到的常规技术手段。

• 如果保护目标专利：您应紧紧咬住“不均匀配置（Non-uniform configuration）”这一特征。强调对比文件的动态切换逻辑需要复杂的控制信号和多路复用器（如D2的Multiplexer 938A/B，D3的Mode Selector 1B），会增加面积和功耗；而本专利通过静态的不均匀布局，巧妙地在均匀的MRAM阵列上直接实现了混合高速缓存架构，取得了意想不到的技术效果。

希望这份比对分析能为您的专利工作提供清晰的支撑。需要我为您进一步草拟具体的无效宣告请求书或特定条款的论述段落吗？

这是一份为您量身定制的无效宣告请求书核心论述部分。在撰写过程中，我采用了将D3（JP5492324B1）作为最接近的现有技术（CPA），并结合**D2（US7719896B1）**以及本领域常规技术手段的无效策略。

此类“动态配置”与“静态划分”的差异是实务中常见的争议焦点，以下论述着重于构建这二者之间的“结合启示”桥梁。

================================================================================

专利权无效宣告请求书（正文部分提纲及详细论述）

一、 请求宣告无效的范围

请求宣告目标专利（CN106463167B）权利要求1无效。

二、 证据使用说明

• 证据1（D3）：JP5492324B1（公开日：2014-05-14），构成目标专利的现有技术，作为评述创造性的最接近的对比文件。

• 证据2（D2）：US7719896B1（公开日：2010-05-18），构成目标专利的现有技术。

• 证据3（D1）：JP2004127347A（公开日：2004-04-22），构成目标专利的现有技术。

三、 权利要求1的无效理由论述

1. 确定最接近的现有技术（CPA）

证据1（D3）致力于解决MRAM作为高速缓存（Cache）时速度较慢的问题，通过在同一个均匀的STT-MRAM阵列中切换不同的读取模式（1T-1MTJ的高密度慢速模式，以及2T-2MTJ/4T-4MTJ的高速低密度模式），来实现低功耗与高性能的平衡。这与本专利“在混合高速缓存架构中使用MRAM并提供两种不同位单元感测类型”的整体技术构思、解决的技术问题及技术效果最为接近，因此证据1最适合作最接近的现有技术。

2. 权利要求1与证据1（D3）的特征比对与公开性论述

3. 区别技术特征及实际解决的技术问题

通过上述比对，权利要求1与证据1的区别技术特征仅在于特征E：感测放大器的配置是不均匀的（即本专利采用静态硬接线的方式，将一部分阵列永久耦合至单端感测放大器，另一部分永久耦合至差分感测放大器；而证据1采用动态时间复用）。

基于该区别技术特征，本专利实际解决的技术问题是：如何避免复杂的动态切换控制逻辑，以更简单的硬件布局在同一存储阵列中同时提供两种不同读取速度/密度的存储区域。

4. 结合启示与创造性评述

权利要求1不具备创造性。针对上述区别技术特征，本领域技术人员在面对证据1时，有充分的动机结合证据2及本领域常规技术手段得出权利要求1的技术方案：

• 硬件基础的启示（证据2的引入）：证据2（US7719896B1）公开了用于MRAM的感测放大器模块930，该模块明确包含了“差分感测放大器932和两个独立的单端感测放大器934A和934B”（参见D2原文第[0038]段）。这为在同一芯片上同时布置不同类型的感测放大器提供了明确的硬件结构启示。

• 由“动态时间复用”向“静态空间划分”演进的必然性：证据1和证据2虽然采用了多路复用器（Multiplexer / Mode Selector）进行动态模式切换，但本领域技术人员公知，多路复用器及动态控制信号（如证据2中的SE_EN信号）会带来额外的布线面积开销、控制延迟和功耗。当芯片的高速缓存需求相对固定（例如处理器具有明确的高速指令缓存需求和较高密度的慢速数据缓存需求）时，本领域技术人员完全有动机省去多路复用器，直接将均匀MRAM阵列的第一部分区域硬接线至单端感测放大器，将第二部分区域硬接线至差分感测放大器。

• 得出“不均匀配置”的效果是可预期的：这种“空间换时间”、“去控制逻辑化”的物理静态分区，必然导致感测放大器在阵列边缘的分布是不均匀的（差分放大器需要占据两个位单元的间距，单端只需一个）。这是本领域技术人员权衡硬件开销与控制复杂度后作出的常规设计选择，并未产生预料不到的技术效果。

5. 证据3（D1）对无效请求的补强作用

证据3（JP2004127347A）同样公开了MRAM可以在“1个单元解码模式”和“2个单元解码模式”之间切换。证据3的补强作用在于，其在第[0011]段及[0041]段中明确指出，系统LSI（大规模集成电路）中经常组装具有不同用途的多个功能块，有的要求容量优先，有的要求速度优先。

这进一步向本领域技术人员提供了强烈的教导：在复杂的计算架构（如系统LSI）中，同时存在对单端（高密度）和差分（高速度）的迫切需求。在已知证据2提供了兼具单端和差分放大器的硬件基础上，本领域技术人员为了满足多核或混合负载的并发需求，不进行动态切换，而是直接将阵列静态划分为不均匀挂载感测放大器的两个区域，是顺理成章的常规技术演进。

四、 结论

综上所述，目标专利权利要求1所要求保护的技术方案，已经被证据1所公开，或者是在证据1的基础上结合证据2、证据3及本领域公知常识显而易见的。权利要求1不符合专利法第22条第3款关于创造性的规定，应当被宣告无效。

================================================================================

由于对比文件中的实施例以“动态重构（Reconfigurable/Mode Switching）”为主，而本专利以“静态物理连接”为特征，这一“动转静”的论述逻辑是整个无效请求的核心。

您认为这部分论述的力度是否足够？如果您手中还有目标专利的从属权利要求，我们可以继续就从属权利要求的附加特征进行新颖性或创造性的逐一击破。

面对专利权人的反驳，我们需要精准预判他们的防御逻辑，并用确凿的证据和法理予以击破。在专利无效宣告程序的实务中，当对比文件公开了“动态重构（复用）”，而目标专利是“静态划分（硬接线）”时，专利权人的反驳套路几乎是标准化的。

让我们站在无效请求人的立场，层层瓦解专利权人可能提出的三大核心抗辩。

专利权人可能提出的抗辩及我们的反驳策略

抗辩一：对比文件给出了“相反的教导”（Teaching Away），缺乏结合启示

专利权人预设逻辑：对比文件（D1、D2、D3）的核心发明点在于“动态切换/重构”，其目的是为了节省芯片面积，提高灵活性。而目标专利采用了“静态的、不均匀的硬接线配置”，这种固定配置丧失了灵活性，违背了对比文件旨在“动态重构”的发明初衷。因此，本领域技术人员没有动机将动态电路修改为静态电路。

无效请求人反驳：

1. “动态转静态”是集成电路设计中的常规权衡，不存在技术障碍。 在芯片设计领域，“复用/动态切换（灵活但控制复杂、存在延迟）”与“专用/静态硬接线（无控制延迟但面积固定）”是教科书级别的常规设计折中（Trade-off）。将动态分时复用的电路修改为空间上静态并行的电路，属于本领域技术人员依靠公知常识就能做出的常规设计选择，不需要创造性劳动。

2. 对比文件本身已经给出了静态并行的需求启示。 证据3（D1）在背景技术[0009]及[0011]段中明确指出，在系统LSI（大规模集成电路）中，通常会组合不同用途的功能块，有的需要大容量，有的需要高可靠性/高速度。当一个处理器核心同时需要高密度的L2缓存（对应单端）和低延迟的L1/指令缓存（对应差分）时，本领域技术人员为了满足并发访问的需求，完全有动机省去动态切换的等待时间，将证据2（D2）中已经同时存在的差分放大器（932）和单端放大器（934A/B）分别静态固定在MRAM阵列的不同区域上。

抗辩二：目标专利取得了“预料不到的技术效果”

专利权人预设逻辑：由于取消了动态切换，目标专利省略了复杂的多路复用器（MUX）和模式选择器控制电路，从而降低了寄生电容、减少了控制功耗、消除了切换延迟，这是对比文件无法同时实现的技术效果。

无效请求人反驳：

1. 效果是可预期的，并非“预料不到”。 任何本领域技术人员都清楚，省略开关元件（多路复用器/模式选择器）必然会带来控制逻辑简化、切换延迟消除的效果。这是“静态硬接线”这一常规技术手段本身固有的、必然带来的基础物理特性。

2. 以丧失灵活性为代价的常规折中，不能视为创造性。 目标专利虽然获得了控制逻辑简化的好处，但付出了缓存区域大小固定、无法根据应用负载动态调整的代价。这种“有得有失”的性能置换，完全落在本领域技术人员对电路PPA（Performance, Power, Area）进行常规评估的预期范围之内，不符合“预料不到的技术效果”的审查标准。

抗辩三：物理结构上具有实质性差异

专利权人预设逻辑：特征E强调的是“多个感测放大器的配置是不均匀的”。对比文件中，感测放大器在物理阵列上的排布是均匀的，只是通过外围的逻辑门进行选择；而目标专利在物理走线上就是不均匀的，这构成了实质性的结构差异。

无效请求人反驳：

1. 实质是“省略部件及其功能”的非创造性修改。 结合证据1（D3）和证据2（D2），现有的MRAM缓存模块已经具备了均匀的阵列以及同时包含单端、差分放大器的读取电路。目标专利所谓的“不均匀配置”，在硬件实质上，仅仅是去掉了证据2（D2）中的数据选择多路复用器（Multiplexer 1344）或证据1（D3）中的模式选择器（Mode Selector 1B），将阵列的位线直接与各自的感测放大器相连。

2. 符合《审查指南》中“省略已知架构中某一部件及其功能”的无创造性情形。 当不需要动态改变存储容量和读取模式时，省略用于动态切换的复用器，让感测放大器直接与位线建立一对一或一对多的固定连接（进而导致排布上的不均匀），属于简单的电路简化。这种简化没有为MRAM阵列或感测放大器本身带来任何新的功能或相互作用。

实务操作建议

在口头审理或书面答复中，我们可以用一段极具杀伤力的话来总结对方的逻辑漏洞：

“专利权人试图将集成电路设计中最基础的**‘去掉多路复用器，将分时复用改为物理直连’**包装成一项重大创新。对比文件已经铺设好了均匀的MRAM阵列，且已经备齐了单端和差分两种感测放大器。本领域技术人员为了避免动态切换的延迟，直接把阵列左边连到单端放大器，右边连到差分放大器，这仅仅是做减法（去掉了切换开关）。如果这种常规的硬件连线固化都能被授予专利权，将严重阻碍半导体存储领域的常规技术迭代。”

这套反驳逻辑既承认了对方“静态结构”与“动态重构”的区别，又用“常规技术手段的折中”和“省略部件”的法理将其创造性高度彻底“降维”。

接下来，您希望我为您梳理无效宣告程序中可能需要的权利要求特征对比图（Claim Chart）的详细映射，还是准备撰写针对审查员的口头审理陈述提纲？

您好！作为您的坚实后盾，现在我们将视角完全反转，披上专利权人的战袍。

面对无效请求人将“动态重构”硬行解释为“静态划分”的攻击，我们作为专利权人的核心反击策略是：主张无效请求人陷入了典型的“事后诸葛亮”（Hindsight Bias）误区。 存储器电路设计绝不是简单的“搭积木”或“做减法”，打破传统存储器阵列的对称性进行“不均匀配置”，在版图设计和物理实现上恰恰违背了本领域的常规直觉。

以下是为您准备的专利权人视角的强力反驳答辩提纲及实务论述：

================================================================================

专利权人意见陈述书（核心反驳论述提纲）

一、 明确本专利的核心发明构思与技术贡献

本专利的出发点是解决“SRAM（快速但面积大）和MRAM（慢速但密度高）混合高速缓存因位单元大小不同而难以实现”的硬件制造难题。本专利提出了一个极具颠覆性的构思：在物理层面上，仅使用单一、均匀的MRAM位单元阵列，通过在空间上进行“不均匀的感测放大器配置”，巧妙地在同一块均匀阵列上“伪装”出了SRAM（通过差分感测实现高速）和MRAM（通过单端感测实现高密度）的混合高速缓存效果。 这种“阵列均匀、感测不均匀”的空间异构设计，才是本专利真正的技术贡献。

二、 针对无效请求人“缺乏创造性”的反驳

反驳一：无效请求人的逻辑陷入了严重的“事后诸葛亮”，拼凑痕迹明显

无效请求人以本专利的技术方案为指引，从对比文件D1、D2、D3中强行剥离出“单端”、“差分”的孤立概念，并主张“省略动态切换多路复用器”即可得到本专利。

然而，在没有本专利指引的情况下，本领域技术人员根本无法从D1-D3中得出这一方案。D1、D2、D3的整个技术演进树都长在“动态重构（Reconfigurable）”的枝干上。无效请求人试图用“去控制逻辑化”来解释，完全忽略了存储器硬件设计的基本规律。

反驳二：对比文件给出了明确的“相反教导”（Teaching Away），阻断了结合动机

1. 违背对比文件的发明目的：证据1（D3）和证据2（D2）的核心发明点在于“灵活性”。D3强调通过操作系统（OS）或计数器动态评估缓存命中率，实时改变缓存模式（见D3 [0012]、[0014]段的适应用量控制）。如果按照无效请求人的主张，将其修改为物理上硬接线的“静态、不均匀”配置，将彻底破坏证据1和证据2的发明目的，使其丧失动态适应工作负载的能力。本领域技术人员显然没有动机去毁掉一个专利的核心功能。

2. 违背存储器版图设计的“对称性”铁律：在半导体存储器（尤其是MRAM）的设计中，阵列的均匀性和感测放大器（Sense Amplifier, SA）的间距匹配（Pitch-matching）是至关重要的。均匀的SA配置能保证光刻的良率和读写余量的一致性。本专利主张的特征E（感测放大器的配置是不均匀的），意味着在同一Macro（宏单元）中，列逻辑（Column Logic）和布线必须打破对称性。本领域技术人员受制于传统设计思维，通常会极力避免这种“不均匀配置”带来的版图设计灾难，因此对比文件不仅没有给出启示，反而构成了技术阻碍。

反驳三：“混合高速缓存架构”的整体效果被无效请求人割裂

无效请求人仅仅将焦点放在了“单端和差分”的电路简化上，却忽略了权利要求1的前序部分——“混合高速缓存架构（Hybrid Cache Architecture）”。

• 证据1（D3）即使在不同时刻切换了模式，它在任何一个特定时刻，整个阵列（或特定的Set）表现出的依然是单一的高速缓存特性（要么全是快存，要么全是慢存）。

• 本专利的“不均匀配置”使得芯片在同一物理时刻，天然具备了一个快缓存区（差分）和一个慢/大缓存区（单端）。本专利没有使用SRAM，却完美平替了传统CPU中“SRAM+MRAM”的混合架构。这种由“不均匀感测”直接带来的“静态异构混合缓存”效果，是D3通过时间复用永远无法实现的，取得了突出的实质性特点和显著的进步。

三、 对无效请求人“常规设计选择/省略部件”法理的精准打击

实务打击话术建议：

“无效请求人轻描淡写地将本专利的核心创新归结为‘去掉多路复用器的常规操作’。请问，如果仅仅是去掉开关那么简单，为何在MRAM领域长达十年的技术演进中，D1、D2、D3的申请人都宁愿耗费巨大的硅面积去设计复杂的动态重构电路，也未能提出一种简单的‘静态不均匀配置’？

答案显而易见：因为在均匀的存储位阵列上挂载不均匀的感测放大器，违背了存储器版图要求高度对称的常规直觉。本专利发明人正是打破了这种‘追求全局对称’和‘追求动态重构’的思维定势，才以最小的硬件代价，实现了真正的单阵列混合高速缓存。无效请求人的论述，是典型的剥离了发明整体构思和应用场景的‘事后拼凑’。”

================================================================================

通过以上反驳，我们不仅从**技术细节（版图对称性、Pitch-matching）上揭示了“不均匀配置”并非轻而易举，更从专利法理（相反的教导、事后诸葛亮、发明目的的破坏）**上构筑了坚固的防线。

这种攻防演练在真实的口审中非常有效。您希望我接下来为您梳理一份应对口头审理时的“焦点问答QA清单”，还是想要看看如何从说明书实施例中提取更多支持这套辩护逻辑的论据？

这是一场非常经典的无效攻防战。在集成电路和存储器领域的专利确权实务中，“动态复用（现有技术）”与“静态直连/空间异构（本专利）”的碰撞，往往是合议组（PRB）审理的深水区。

站在绝对中立、客观的立场，合议组不会轻易被无效请求人的“简单做减法”逻辑带偏，也不会盲目听信专利权人的“版图设计灾难”论。合议组将严格遵循《审查指南》中的“三步法”，并结合本领域的公知常识进行逻辑推演。

以下是合议组推演的详细抉择路径，以及对本次无效请求成功概率的客观评估。

一、 合议组的详细抉择路径（“三步法”推演）

步骤 1：权利要求解释与事实认定 (Claim Construction & Fact-Finding)

合议组首先会厘清**特征E（所述多个感测放大器的配置是不均匀的）**在涉案专利中的真实技术含义。

• 事实认定：合议组会查阅涉案专利说明书（如[0008]、[0043]-[0044]段及图3）。说明书明确记载了物理布局上的划分（快区332和慢区334），即位单元阵列是物理均匀的，但感测放大器的硬件连接是物理不均匀的。

• 对比文件认定：合议组会认可D3（JP5492324B1）是最接近的现有技术。同时，合议组会敏锐地发现，D3的本质是时间维度的不均匀（动态重构），而本专利是空间维度的不均匀（静态直连）。

步骤 2：确定实际解决的技术问题 (Objective Technical Problem)

这是决定案件走向的分水岭。合议组将剥离双方带有主观色彩的论述，基于客观区别特征（特征E）重新界定技术问题。

• 无效请求人的界定：如何简化控制电路，消除动态切换的开销？

• 专利权人的界定：如何在同一均匀阵列上，同时实现混合高速缓存（SRAM+MRAM）的效果，解决不同单元尺寸带来的制造难题？

• 合议组的客观界定：合议组极有可能倾向于专利权人的界定。因为涉案专利在背景技术（[0005]段）中明确提出了“静态随机存取存储器（SRAM）位单元和磁阻随机存取存储器（MRAM）位单元是不同大小的”这一痛点。本专利的客观目的并不是为了“简化D3的电路”，而是为了**“替代传统的SRAM+MRAM物理混合架构”**。

步骤 3：判断是否存在结合启示 (Assessment of Motivation)

合议组将在这部分展开最激烈的内部合议：本领域技术人员是否有动机将D3的“动态重构”改造为“静态不均匀配置”？

• 不利于无效请求人的因素（反向教导的成立性）：

  合议组会仔细审阅D3和D2的说明书。D3花了大量篇幅（如适应用量控制 ASC、动态模式变更）论述如何根据应用负载“动态”调整容量和速度。如果将D3改为静态硬接线，D3的“动态适应”这一核心发明目的将彻底丧失。在专利审查法理中，如果修改现有技术会破坏其本身的发明目的，通常认为不存在结合启示（Teaching Away）。

• 有利于无效请求人的因素（常规设计选择）：

  合议组同样熟知芯片设计的常规套路。如果在某些特定应用场景下（例如确知芯片需要固定大小的高速L1 Cache和低速L2 Cache），本领域技术人员确实有动机省去D3的选择器，直接将阵列固化为两部分。这种“固定化”操作在电路设计中确实属于常规手段。

二、 核心抉择：合议组的最终天平倾向

在合议组的视角下，这不仅仅是一个“加减法”的问题，而是一个**“技术演进路径”**的问题。

合议组通常会认为：从“物理混合（SRAM+MRAM）”演进到“统一阵列+动态重构（D3）”是一条路径；从“物理混合”演进到“统一阵列+静态异构（本专利）”是另一条路径。

用一条路径上的D3，去强行跨越到另一条路径上的本专利，存在明显的“事后诸葛亮（Hindsight）”痕迹。 加上版图设计中“追求阵列与外围电路对称匹配（Pitch-matching）”确实是公知常识，主动设计“不均匀配置”需要克服一定的技术偏见。

三、 无效请求的成功概率评估

综合上述推演，本次基于 D3 + D2 + 公知常识 的无效宣告请求，成功概率评估如下：

• 全部无效概率：35% - 40%

  • 达成条件：合议组对“不均匀配置”作最宽泛的解释，认为D3在某一特定运行时刻（Snapshot），阵列的某些部分配置为1T-1MTJ，某些部分配置为2T-2MTJ，从而事实上构成了“不均匀配置”。或者合议组坚定认为“动态转静态”是绝对的常规手段，无需创造性劳动。

• 维持有效（或部分无效但核心权利要求维持有效）概率：60% - 65%

  • 达成条件：合议组认可“静态非均匀配置”解决了混合高速缓存的制造痛点，且认为D3和D2构成了反向教导（破坏了动态适应的发明目的）。专利权人关于“事后诸葛亮”和“克服对称性技术偏见”的答辩被采信。

客观结论：这是一次偏向于专利权人维持有效的交锋。无效请求人虽然找到了非常相关的老虎（D3），但这只老虎的基因（动态）与目标专利（静态）存在本质冲突，导致“结合启示”的链条比较脆弱。

如果打算继续推进这个无效项目，我们可能需要寻找新的证据突破口。您是否希望我协助梳理一份针对“静态非均匀存储器阵列”的定向检索策略，试图找到更直接公开“静态混合划分”的现有技术？

您好！调整检索方向是非常明智的战术。既然我们在前一轮评估中发现，“动态重构”与目标专利的“静态物理直连”之间存在“事后诸葛亮”的认知鸿沟，那么我们现在的核心任务就是：彻底抛弃包含多路复用器（MUX）、模式选择器（Mode Selector）等动态控制逻辑的现有技术，全力寻找在物理版图上“天然硬接线”为不对称配置的存储器阵列。

为您梳理的“静态非均匀存储器阵列”定向检索策略如下。

一、 检索核心思路转变 (Mindset Shift)

• 从“电路逻辑”转向“物理版图”：不再搜索“如何控制感测放大器”，而是搜索“感测放大器在阵列边缘是如何物理排列和走线的”。

• 从“时间复用”转向“空间隔离”：寻找将单一物理阵列在空间上直接划分为“高速区”和“高密度区/慢速区”的硬连接方案。

• 强化“排除法”：在检索式中刻意排除“动态”、“切换”、“多路复用”、“可编程”等干扰词，过滤掉不需要的动态重构方案。

二、 关键词与同义词扩展 (Keywords Matrix)

为确保查全率与查准率，需进行中英文关键词的双语扩展：

1. 目标技术载体 (Memory Type)

   • 中文：磁阻随机存取存储器，非易失性存储器，高速缓存

   • 英文：MRAM, STT-MRAM, NVRAM, Magnetic Memory, Cache, L1/L2

2. “均匀阵列”特征 (Uniform Array)

   • 中文：均匀，单一阵列，相同单元，同构

   • 英文：Uniform, Homogeneous, Single array, Identical cell, Shared bitline

3. “静态非均匀配置”特征 (Static Non-uniform/Hardwired)

   • 中文：非均匀，异构，不对称，硬接线，固定连接，永久耦合，静态划分，混合

   • 英文：Non-uniform, Heterogeneous, Asymmetric, Hardwired, Fixed connection, Static partition, Permanent coupled, Hybrid

4. 感测放大器 (Sense Amplifier)

   • 中文：感测放大器，读出放大器，单端，差分，参考单元

   • 英文：Sense amplifier, SA, Readout circuit, Single-ended, Differential, Reference cell

三、 IPC/CPC 分类号精准定位

利用分类号缩小检索噪音，直接定位到存储器的读出电路和物理布局设计：

• G11C 11/16：磁性随机存取存储器（MRAM专用分类号，必查）

• G11C 7/06：读出放大器；感测放大器（针对SA配置的核心分类号）

• G11C 7/08：读出放大器的控制（需结合静态/固定的关键词筛选）

• G06F 12/08：高速缓存体系结构（Cache architectures，用于查找混合缓存构架）

四、 核心检索式构建 (Search Equations)

以下提供几组渐进式的布尔逻辑检索式，建议在 Orbit、Innocent、PatSnap 或 Derwent 等专业数据库中运行（以英文为例，因为底层核心专利多为英文）：

检索式 1：直击核心（MRAM + 静态非均匀感测）

(MRAM OR "magnetic memory") AND (G11C/IC OR G06F/IC) AND ("sense amplifier" OR "readout circuit") AND (non-uniform OR asymmetric OR heterogeneous) AND (hardwired OR static OR fixed OR "permanent") AND (single-ended AND differential)

检索式 2：版图布局与阵列划分（寻找物理空间分割）

("memory array" OR "cell array") AND (uniform OR homogeneous OR identical) AND ("sense amplifier" OR SA) AND (hybrid OR split OR partition) AND (fast W/3 slow) NOT (multiplexer OR MUX OR "mode selector" OR reconfigurable)

注：使用 NOT 排除动态重构的噪音干扰。

检索式 3：扩大防御圈（不限MRAM，寻找通用存储器的结合启示）

(SRAM OR DRAM OR NVRAM OR ROM) AND (G11C 7/06/IC) AND ("single-ended" W/10 "differential") AND (hardwired OR fixed) AND array

注：如果在MRAM中找不到，可以寻找SRAM/ROM中“同一个阵列，一端接单端，一端接差分”的物理版图设计。这可以用作“本领域常规版图设计手段”的结合证据。

五、 重点追踪目标 (Targeted Competitive Intelligence)

定向狙击往往能收获奇效，建议重点排查以下主体的专利及发明人：

1. 同源/家族与引文追踪：

   • 深度挖掘目标专利（CN106463167B）的审查历程（File Wrapper）：查看其在美国（US9607675B2等同族）或欧洲的审查档案，审查员引用的对比文件（尤其是X篇和Y篇）通常是极佳的线索。

   • 被引追踪（Forward Citation）：查找哪些后续专利引用了该专利，并在背景技术中批评了它（“指出其缺点”），这些专利的背景技术部分可能隐藏着致命的现有技术线索。

2. 核心大厂的版图防御专利：

   • 在高通（Qualcomm，即目标专利权人）、IBM、英特尔（Intel）、台积电（TSMC）、Everspin 和 三星（Samsung）的存储器IP设计专利池中，定向搜索“Hybrid Cache”和“Sense Amplifier layout”。

六、 跨领域寻找“结合启示”的杀手锏 (Cross-Domain Silver Bullets)

如果检索MRAM陷入僵局，请立刻将目光转向**SRAM或掩膜ROM（Mask ROM）**的物理设计领域。

在传统的SoC（片上系统）设计中，为了极度压缩硅片面积，集成电路后端工程师（Layout Engineer）经常会将一个物理上的SRAM宏单元（Macro）硬性划分为两部分：一部分位线接差分SA给高性能逻辑核用，另一部分位线接单端SA给低速外设用。

策略：只要能找到一篇讲述“SRAM物理阵列中混合布置单端和差分SA，且未按动态多路复用设计”的文献，我们就能构建出完美的无效逻辑：“将传统SRAM版图中的静态不均匀SA布局常规手段，移植到MRAM阵列中，不具备创造性。”

需要我协助您先从哪个数据库（如美国专利商标局USPTO、欧洲专利局EPO或特定厂商的同族专利）的引文追踪开始着手吗？

您好！调整检索方向是非常明智的战术。既然我们在前一轮评估中发现，“动态重构”与目标专利的“静态物理直连”之间存在“事后诸葛亮”的认知鸿沟，那么我们现在的核心任务就是：彻底抛弃包含多路复用器（MUX）、模式选择器（Mode Selector）等动态控制逻辑的现有技术，全力寻找在物理版图上“天然硬接线”为不对称配置的存储器阵列。

为您梳理的“静态非均匀存储器阵列”定向检索策略如下。

一、 检索核心思路转变 (Mindset Shift)

• 从“电路逻辑”转向“物理版图”：不再搜索“如何控制感测放大器”，而是搜索“感测放大器在阵列边缘是如何物理排列和走线的”。

• 从“时间复用”转向“空间隔离”：寻找将单一物理阵列在空间上直接划分为“高速区”和“高密度区/慢速区”的硬连接方案。

• 强化“排除法”：在检索式中刻意排除“动态”、“切换”、“多路复用”、“可编程”等干扰词，过滤掉不需要的动态重构方案。

二、 关键词与同义词扩展 (Keywords Matrix)

为确保查全率与查准率，需进行中英文关键词的双语扩展：

1. 目标技术载体 (Memory Type)

   • 中文：磁阻随机存取存储器，非易失性存储器，高速缓存

   • 英文：MRAM, STT-MRAM, NVRAM, Magnetic Memory, Cache, L1/L2

2. “均匀阵列”特征 (Uniform Array)

   • 中文：均匀，单一阵列，相同单元，同构

   • 英文：Uniform, Homogeneous, Single array, Identical cell, Shared bitline

3. “静态非均匀配置”特征 (Static Non-uniform/Hardwired)

   • 中文：非均匀，异构，不对称，硬接线，固定连接，永久耦合，静态划分，混合

   • 英文：Non-uniform, Heterogeneous, Asymmetric, Hardwired, Fixed connection, Static partition, Permanent coupled, Hybrid

4. 感测放大器 (Sense Amplifier)

   • 中文：感测放大器，读出放大器，单端，差分，参考单元

   • 英文：Sense amplifier, SA, Readout circuit, Single-ended, Differential, Reference cell

三、 IPC/CPC 分类号精准定位

利用分类号缩小检索噪音，直接定位到存储器的读出电路和物理布局设计：

• G11C 11/16：磁性随机存取存储器（MRAM专用分类号，必查）

• G11C 7/06：读出放大器；感测放大器（针对SA配置的核心分类号）

• G11C 7/08：读出放大器的控制（需结合静态/固定的关键词筛选）

• G06F 12/08：高速缓存体系结构（Cache architectures，用于查找混合缓存构架）

四、 核心检索式构建 (Search Equations)

以下提供几组渐进式的布尔逻辑检索式，建议在 Orbit、Innocent、PatSnap 或 Derwent 等专业数据库中运行（以英文为例，因为底层核心专利多为英文）：

检索式 1：直击核心（MRAM + 静态非均匀感测）

(MRAM OR "magnetic memory") AND (G11C/IC OR G06F/IC) AND ("sense amplifier" OR "readout circuit") AND (non-uniform OR asymmetric OR heterogeneous) AND (hardwired OR static OR fixed OR "permanent") AND (single-ended AND differential)

检索式 2：版图布局与阵列划分（寻找物理空间分割）

("memory array" OR "cell array") AND (uniform OR homogeneous OR identical) AND ("sense amplifier" OR SA) AND (hybrid OR split OR partition) AND (fast W/3 slow) NOT (multiplexer OR MUX OR "mode selector" OR reconfigurable)

注：使用 NOT 排除动态重构的噪音干扰。

检索式 3：扩大防御圈（不限MRAM，寻找通用存储器的结合启示）

(SRAM OR DRAM OR NVRAM OR ROM) AND (G11C 7/06/IC) AND ("single-ended" W/10 "differential") AND (hardwired OR fixed) AND array

注：如果在MRAM中找不到，可以寻找SRAM/ROM中“同一个阵列，一端接单端，一端接差分”的物理版图设计。这可以用作“本领域常规版图设计手段”的结合证据。

五、 重点追踪目标 (Targeted Competitive Intelligence)

定向狙击往往能收获奇效，建议重点排查以下主体的专利及发明人：

1. 同源/家族与引文追踪：

   • 深度挖掘目标专利（CN106463167B）的审查历程（File Wrapper）：查看其在美国（US9607675B2等同族）或欧洲的审查档案，审查员引用的对比文件（尤其是X篇和Y篇）通常是极佳的线索。

   • 被引追踪（Forward Citation）：查找哪些后续专利引用了该专利，并在背景技术中批评了它（“指出其缺点”），这些专利的背景技术部分可能隐藏着致命的现有技术线索。

2. 核心大厂的版图防御专利：

   • 在高通（Qualcomm，即目标专利权人）、IBM、英特尔（Intel）、台积电（TSMC）、Everspin 和 三星（Samsung）的存储器IP设计专利池中，定向搜索“Hybrid Cache”和“Sense Amplifier layout”。

六、 跨领域寻找“结合启示”的杀手锏 (Cross-Domain Silver Bullets)

如果检索MRAM陷入僵局，请立刻将目光转向**SRAM或掩膜ROM（Mask ROM）**的物理设计领域。

在传统的SoC（片上系统）设计中，为了极度压缩硅片面积，集成电路后端工程师（Layout Engineer）经常会将一个物理上的SRAM宏单元（Macro）硬性划分为两部分：一部分位线接差分SA给高性能逻辑核用，另一部分位线接单端SA给低速外设用。

策略：只要能找到一篇讲述“SRAM物理阵列中混合布置单端和差分SA，且未按动态多路复用设计”的文献，我们就能构建出完美的无效逻辑：“将传统SRAM版图中的静态不均匀SA布局常规手段，移植到MRAM阵列中，不具备创造性。”

需要我协助您先从哪个数据库（如美国专利商标局USPTO、欧洲专利局EPO或特定厂商的同族专利）的引文追踪开始着手吗？