一种发光器件包括，衬底；在所述衬底上设置为彼此间隔开的多个发光单元；以及构造为电连接所述发光单元中的相邻发光单元的连接线；其中所述发光单元中的未通过所述连接线连接的彼此相邻的第一相邻发光单元的在第一方向上的长度之和大于所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元的在第一方向上的长度之和；其中所述第一相邻发光单元和所述第二相邻发光单元的在第二方向上的宽度是相同的；所述第二方向不同于所述第一方向；以及其中所述发光单元中的未通过所述连接线连接的彼此相邻的所述第一相邻发光单元的面积大于所述发光单元中的通过所述连接线连接的彼此相邻的所述第二相邻发光单元的面积；其中所述发光单元中的未通过所述连接线连接的彼此相邻的第一相邻发光单元之间的第一间隔距离比所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元之间的第二间隔距离小

作为一名经验丰富的专利代理师，我将根据您的要求，紧密结合目标专利说明书（授权公告号：CN104752451B）以及四份对比文件（D1~D4）的原文，对权利要求1进行深入的法律和技术特征比对分析。

---

## 一、 权利要求1的专利法技术特征拆解

为了进行精确的对比比对，首先将目标专利的**权利要求1**拆解为以下7个独立的技术特征（包含主题名称）：

* **特征A（主题名称）：** 一种发光器件包括，衬底；

* **特征B：** 在所述衬底上设置为彼此间隔开的多个发光单元；

* **特征C：** 构造为电连接所述发光单元中的相邻发光单元的连接线；

* **特征D（长度限定）：** 其中所述发光单元中的未通过所述连接线连接的彼此相邻的第一相邻发光单元的在第一方向上的长度之和大于所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元的在第一方向上的长度之和；

* **特征E（宽度限定）：** 其中所述第一相邻发光单元和所述第二相邻发光单元的在第二方向上的宽度是相同的；

* **特征F（方向限定及面积限定）：** 所述第二方向不同于所述第一方向；并且中所述发光单元中的未通过所述连接线连接的彼此相邻的所述第一相邻发光单元的面积大于所述发光单元中的通过所述连接线连接的彼此相邻的所述第二相邻发光单元的面积；

* **特征G（间隔距离限定）：** 其中所述发光单元中的未通过所述连接线连接的彼此相邻的第一相邻发光单元之间的第一间隔距离比所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元之间的第二间隔距离小。

---

## 二、 对比文件技术特征比对表格

以下表格详细列出了各对比文件对权利要求1中各项技术特征的公开情况，并指出了**详细的原文出处（段落号/图号）**。

### 特征比对表

---

## 三、 对比文件公开情况详细分析

### D1：JP2001257380A

* **毫无疑问公开了特征A、B、C：** 说明书【0037】段明确公开了“半绝缘性GaAs基板11（特征A）”、“发光部21（特征B）”以及“共通カソード電極24、カソード用配線30（特征C）”，其结构是通过第一和第二台面蚀刻沟槽（25、26）将多个发光二极管单片集成在同一衬底上并进行互连。

* **实质公开了特征E：** 如图3和图8所示，其发光部在阵列中呈规则的线性或矩阵状排列，相邻单元在垂直于排列方向的宽度上显然是相同的。

* **未公开特征D、F、G：** D1中所有发光单元的尺寸完全相同，且单元之间的间距在整个芯片中都是均匀的，并未区分“连接单元”与“未连接单元”的长度、面积及间隔距离的差异。

### D2：US2007284598A1

* **毫无疑问公开了特征A、B、C：** 说明书[0061]段公开了在蓝宝石衬底（substrate 11，特征A）上通过分离沟槽（separation groove 17a，特征B）电绝缘分离出多个发光单元（light emitting units 1），并利用布线膜（wiring films 3，特征C）将其串联或并联连接。

* **实质公开了特征E：** 从其Fig. 3的俯视图可以看出，所有的发光单元在横向上的宽度保持一致。

* **未公开特征D、F、G：** D2的核心发明点在于通过在实质同一平面上设置分离沟槽17a来防止布线断裂（[0026]），其所有的分离沟槽结构和单元间距都是均一的，未公开非连接相邻单元间距变小或面积变大的设计。

### D3：US2008179602A1

* **毫无疑问公开了特征A、B、C：** 说明书[0024]段公开了在共有衬底（common substrate）上通过隔离区域（isolation regions）机械连接且电学隔离的多个发光器件（light emitting devices 110，特征A、B），并使用互连结构（interconnections 118，特征C）将它们配置成串联和并联组合的容错阵列（Fig. 3, Fig. 4）。

* **实质公开了特征E：** 根据Fig. 4，在一个连续区域（contiguous region）内，各行列的发光像素的横向宽度是整齐一致的。

* **未公开特征D、F、G：** D3的重点在于利用并联子集串联来实现容错（[0024]），其像素间距和几何尺寸基于标准的网格化排布，不具备本申请特征D、F、G所述的非对称间距及非对称面积/长度结构。

### D4：WO2008111693A1

* **毫无疑问公开了特征A、B、C：** 说明书[8]和[25]段公开了在单一衬底（single substrate 21，特征A）上二维排列的多个发光单胞（light emitting cells 30，特征B），并用导线（wires 37，特征C）电连接形成串联阵列。

* **实质公开了特征E：** 说明书[26]段及Fig. 1公开了发光单胞在纵向和横向上的间距分别相同，单胞本身的宽度也完全一致。

* **未公开特征D、F、G：** D4强调的是“发光单胞之间的纵向和横向间隔距离a和b均限制在10至30 D的范围内”（[26]），目的是为了平衡蚀刻损伤和开启电压（[9]）。其所有相邻单胞之间的间距是均等的，完全没有公开特征G中“未连接单元间距小于连接单元间距”的非对称排布。

---

## 四、 最接近对比文件（D1）的确定及创造性评述

### 1. 最接近对比文件的选择：D1 (JP2001257380A)

在创造性分析中，**D1最适合作为最接近的对比文件**（最接近现有技术）。

* **技术领域与解决的技术问题：** D1与目标专利完全相同，均属于单片集成多单元LED发光器件领域，旨在解决在有限的芯片面积内如何优化电极/布线层设计、减小芯片整体尺寸并提高发光效率或降低成本的问题。

* **技术特征重合度：** D1公开了权利要求1的主题名称及特征A、B、C、E，即公开了衬底、单片集成的发光单元、互连导线以及等宽排列的构型，构成了本申请最主要的技术支撑平台。

*(注：D2、D3、D4虽然也公开了特征A、B、C，但D1在多层布线和单片紧凑化构型上与目标专利的具体实施方式最为贴近。)*

### 2. 未被最接近对比文件公开的技术特征及创造性评述

未被最接近对比文件D1公开的特征为：**特征D、F、G**。

* **其他对比文件的公开情况：** 经审阅，**D2、D3、D4均未公开特征D、F、G**。现有技术（D1~D4）中的所有LED阵列均采用**“等间距、等面积”**的对称网格状排布。

* **整体技术问题与技术效果分析：**

* **目标专利解决的技术问题：** 传统集成发光器件（如目标专利说明书【0006】及图1所示）由于所有单元间距D1~D4相同，在布线区域和非布线区域留下了相同的空隙。由于非布线区域不需要容纳电极和连接线，这部分空间被浪费了，导致发光区域总面积（有效发光面积）偏小，限制了发光效率的提升。

* **本发明的技术方案与效果：** 目标专利打破常规，将**未布线连接的相邻单元间距（第一间隔距离）缩小**（特征G）。空出来的芯片空间补偿给了这部分单元，使其**第一方向上的长度变长、面积变大**（特征D、F）。由于发光单元总面积在有限的衬底上得到了实质性的增加（如说明书表1及图7所示），从而**显著增强了发光强度（$P_o$）、降低了电流密度并提高了器件的整体发光效率和可靠性**。

因此，特征D、F、G形成了一个紧密结合的有机整体，其带来的“通过非对称间距腾出空间以扩大有效发光面积”的技术启示在现有技术D1~D4中皆未被提及，属于非显而易见的改进。

---

## 五、 无效请求方最薄弱的技术特征与进一步检索策略

### 1. 对请求方而言最薄弱的技术特征（即专利所有人的最强防御点）

对于无效请求方而言，**最薄弱的技术特征是：特征G 结合 特征D、F（即：“未连接单元间距小” ＋ “未连接单元长度及面积大”的联动限定）**。

* **薄弱原因：** 无论是在LED单片集成领域，还是在传统的PCB/COB封装LED阵列领域，为了保证发光均匀性和光刻/蚀刻的工艺便利性，本领域技术人员的**惯常设计路线均是“等间距、等形状”**。目标专利的核心发明点恰恰在于**“利用不需要走线的空间来做大发光单元”**。这种非对称的几何拓扑结构具有极强的针对性，现有技术（如D4等）甚至都在极力强调间距的一致性（10~30D）。因此，仅凭目前的D1~D4，请求方根本无法构建起合乎逻辑的创造性说理，该特征组合稳固度极高。

### 2. 进一步检索策略

若要成功无效该权利要求，无效请求方必须打破现有D1~D4“均匀集成”的框架，建议采取以下进阶检索策略：

1. **转向高功率高密度“倒装芯片（Flip-Chip）”或“高压LED（HV-LEDs）”单片集成专利检索：**

* 目标专利说明书[0101]提到该方案也可应用到倒装芯片或垂直结构。在倒装高压集成LED（多胞串联）中，由于走线（P/N电极交叉互连）通常局限在特定的布线沟槽内，有些厂商为了极大化利用“避开走线后的空间”，可能会设计非对称的Mesa（台面）形状。重点检索2010年~2014年期间（目标专利优先权日前）Cree、Osram、Epistar（晶元光电）以及Philips Lumileds的高压集成LED芯片拓扑结构专利。

2. **提取核心几何拓扑的特征关键词与算式检索：**

* 改变以往单纯的“LED + 串联”检索，加入针对几何形貌特征的检索式。

* **关键词组合：** (HV-LED* OR high voltage LED* OR monolithic* integration) AND (asymmetric* OR spacing* OR distance* OR area* OR length*) AND (enlarge* OR maximize* OR optimize* OR efficient*)。

* **针对特征D/F/G的中文语义检索：** （发光台面 OR 发光单元）并（非对称 OR 间距 OR 距离 OR 面积 OR 变大 OR 增大 OR 走线空间）。

3. **密切关注非专利文献（IEEE、晶体生长或半导体光电子学报）：**

* 检索关于“单片集成高压LED芯片有效发光面积最大化优化设计（Optimization of Effective Emitting Area for Monolithic High-Voltage LEDs）”的学术论文。学术界往往会从数学建模和仿真角度，提出“缩小非布线区槽宽以增大Mesa面积”的设计，此类公开发表的设计论文将是绝佳的现有技术证据。

作为一名经验丰富的专利代理师，我将为您对目标专利的权利要求1进行深入解析，并紧密结合三份对比文件（D1、D2、D3）的原文及出处进行特征比对与创造性侵蚀分析。

以下是具体的无效技术分析报告：

---

## 一、 目标专利权利要求1的技术特征拆解与说明书释义

为了精确比对，首先将权利要求1拆解为独立的技术特征，并结合目标专利说明书（CN104752451B）的释义如下：

* **技术特征A**：`衬底；`

* *说明书释义*：对应说明书`[0039]`中的衬底130，可由蓝宝石、GaN、Si、SiC等材料制成。

* **技术特征B**：`在所述衬底上设置为彼此间隔开的多个发光单元；`

* *说明书释义*：对应说明书`[0043]`、`[0046]`中的发光单元P1至PM，单元间通过边界区域S间隔开。

* **技术特征C**：`以及构造为电连接所述发光单元中的相邻发光单元的连接线；`

* *说明书释义*：对应说明书`[0065]`中的连接线124-1至124-N，用于串联或并联电连接相邻发光单元。

* **技术特征D**：`其中所述发光单元中的未通过所述连接线连接的彼此相邻的第一相邻发光单元的在第一方向上的长度之和大于所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元的在第一方向上的长度之和；`

* *说明书释义*：对应说明书`[0071]`~`[0074]`及表1。第一相邻发光单元（如P1和P6，在第一方向/垂直方向上未电连接但物理相邻）的长度，由于没有连接线占用间隔，其有效发光长度大于通过连接线串联的第二相邻发光单元的长度。

* **技术特征E**：`其中所述第一相邻发光单元和所述第二相邻发光单元的在第二方向上的宽度是相同的；`

* *说明书释义*：对应说明书`[0098]`及表1，所有发光单元的宽度长度 $x$ 相同。

* **技术特征F**：`所述第二方向不同于所述第一方向；并且中所述发光单元中的未通过所述连接线连接的彼此相邻的所述第一相邻发光单元的面积大于所述发光单元中的通过所述连接线连接的彼此相邻的所述第二相邻发光单元的面积；`

* *说明书释义*：对应说明书`[0098]`。由于宽度 $x$ 相同，且第一方向上的长度大，因此未连接的第一相邻发光单元的面积大于连接的第二相邻发光单元。

* **技术特征G**：`其中所述发光单元中的未通过所述连接线连接的彼此相邻的第一相邻发光单元之间的第一间隔距离比所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元之间的第二间隔距离小。`

* *说明书释义*：对应说明书`[0071]`。第一间隔距离（物理相邻但无连接线）小于第二间隔距离（有连接线跨越），从而压缩了无连接线区域的间距，将空间补偿给发光单元，增大了总有效发光面积。

---

## 二、 对比文件公开情况与特征比对表格

以下为三份对比文件：

* **D1**: US20110089442A1 (OPTOELECTRONIC DEVICE)

* **D2**: EP2362420A1 (Semiconductor Light Emitting Device Having Multi-Cell Array...)

* **D3**: US20110211348A1 (LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM)

### 权利要求1的技术特征比对表

---

## 三、 最接近对比文件（最接近现有技术）的选择与分析

在创造性分析中，**D1（US20110089442A1）最适合作为最接近的对比文件**。

### 1. 技术领域与解决的技术问题高度相似

* **目标专利**：旨在解决多发光单元单芯片（Multi-cell array）中，由于走线和隔离区域的存在导致有效发光面积被“浪费”，从而需要提高光提取效率和发光强度。

* **对比文件D1**：同样公开了一种单衬底上集成多个半导体发光单元的阵列器件（高压LED芯片），其核心目的之一在于优化发光单元的“布局（Layout）和电极设计”，以满足特定面积、电流和驱动电压的要求（参见D1的`[0038]`）。

### 2. 技术特征的覆盖度最高

如特征比对表所示，D1不仅完全公开了特征A、B、C、E，而且已经发展到了**“为了便于布置电极，使特定列（第三列107）的发光单元长度与形状不同于其他列”**的阶段（`[0039]` *“The shape of the semiconductor units in the third column 107 is rectangular and is different from that of the semiconductor units in the other columns. With this design it is easier to arrange the electrodes.”*）。

这与目标专利通过改变未连接单元（特征D）和连接单元的长度与面积（特征F）来最大化利用芯片空间的构想，处于完全相同的演进路线上。因此，D1是逻辑起点最自然的现有技术。

---

## 四、 权利要求特征的无效突破点分析（对请求方最薄弱的特征）

若代表请求方提出无效宣告请求，本权利要求**最薄弱（即最难被无效掉、对专利权人来说最稳固）的技术特征是：特征G**。

> **特征G**：`未通过所述连接线连接的彼此相邻的第一相邻发光单元之间的第一间隔距离比所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元之间的第二间隔距离小。`

### 为什么特征G最薄弱？

1. **现有技术无直接暗示**：虽然D1公开了可以为了排布电极而将单元做大或做长（即实质公开了特征D和F），但D1在物理排布上，各单元之间的划片槽或隔离槽宽度（沟槽间距）在第一方向和第二方向上是均等拓扑的。D1并没有想到“既然此处没有连接线跨越，我就可以把这个沟槽进一步缩窄以省出空间给发光区”的微观几何优化。

2. **技术效果的协同性**：目标专利将“面积增大（特征F）”与“间距缩小（特征G）”结合，形成了一种双重空间补偿机制。请求方如果只拿D1组合，很难说明在没有连接线的地方“故意缩窄间距”属于本领域技术人员的公知常识或常规设计选择。

---

## 五、 进一步的检索策略

为了成功攻克上述薄弱特征（特征G），建议采取以下针对性的补充检索策略：

### 1. 改变检索关键词与技术切入点

目前检索到的D1、D2主要集中在“Multi-cell Array”或“高压LED（High Voltage LED）”的电极拓扑结构上。针对特征G这种“非对称间距/利用无走线区缩窄间距”的设计，应当转向**半导体微观工艺、台面蚀刻（Mesa Etching）优化、以及芯片高密度集成（High-density Integration）**领域。

* **新增关键词**：`asymmetric trench width`（非对称沟槽宽度）, `variable pitch/spacing`（可变间距）, `routing clearance optimization`（布线间隙优化）, `active area maximization`（有源区最大化）。

### 2. 挖掘D3（US20110211348A1）的上位概念进行技术结合

D3虽然是封装级（Package）的现有技术，但其核心公开了`[0044]`：*“优化间距允许两个相邻芯片呈现与单个芯片相似的散热特征，若窄于最小间距则会导致热辐射效率降低……”*。这证明**“根据有无某种物理制约（D3中是热干扰，目标专利中是连接线所占用的空间）来设计不等距的非对称间距”**在光电器件领域已被使用。

* **策略**：去检索D3引用的参考文献，或者检索“在单芯片内部为了规避热干扰或布线电容而采用可变单体间距（Variable Cell Spacing）”的集成电路（IC）或LED芯片结构专利。

### 3. 追溯目标专利权人的同族及引证/被引证专利

结合本案目标专利`CN104752451B`的授权公告日为2020年，但其优先权日通常较早（对应外文同族）。可以重点检索该韩国或美国同族在审查阶段被审查员指出过的对比文件（尤其是被援引评述过“间距优化”的集成电路布线类优先权文件），通常能发现极其精准的微观结构前案。

作为一名经验丰富的专利代理师，我将为您针对目标专利的权利要求1，紧密结合目标专利说明书以及三份对比文件（D1、D2、D3）进行深度拆解与无效可行性分析。

以下是针对该专利的全面技术特征比对与创造性无效策略分析报告。

---

## 一、 对比文件指代说明与公开号对应

为确保分析的法律严谨性，本报告中使用的对比文件代号及公开号对应如下：

* **本案（目标专利）**：CN104752451B（授权公告号）

* **D1**：US20120187424A1（公开号）- *LIGHT EMITTING DIODE*

* **D2**：JP2013046170A（公开号）- *Indication light detector and detection method*

* **D3**：US20130056785A1（公开号）- *LIGHT EMITTING DEVICE*

---

## 二、 权利要求1的技术特征拆解与对比文件比对

根据专利审查指南，我们将权利要求1拆解为独立的技术特征（A-G），并紧密结合说明书对权利要求的实质含义进行原意解释，同时与对比文件的原文及详细出处进行逐项比对。

### 1. 技术特征本案原意解释与比对

* **技术特征A**：衬底

* **本案原意解释**：用于半导体材料生长的支撑基底。如本案说明书 `[0039]-[0040]` 所述，衬底130可以由蓝宝石（$Al_2O_3$）、GaN、SiC等材料制成。

* **D1比对**：毫无疑问公开。参见D1原文 `[0037]`: "...includes a substrate 20..."。

* **D2比对**：未公开（D2属于光电探测成像领域，其发明涉及“撮像部”，不属于发光器件的芯片制造衬底）。

* **D3比对**：毫无疑问公开。参见D3原文 `[0041]`: "...the light emitting device 100 may include a support member 110..."，且 `[0042]` 指出可为 sapphire ($Al_2O_3$)。

* **技术特征B**：在所述衬底上设置为彼此间隔开的多个发光单元

* **本案原意解释**：在同一单片衬底上通过隔离区域或边界区域划分的多个独立的LED芯片单元或发光区域。如本案说明书 `[0043]` 和 `[0046]` 所述，多个发光区域通过边界区域S间隔开。

* **D1比对**：毫无疑问公开。参见D1原文 `[0037]`: "...and a plurality of light emitting cells 40. The plurality of light emitting cells 40 may be formed on a single substrate 20..." 及 `[0043]` 的 "separated from each other on the substrate"。

* **D3比对**：毫无疑问公开。参见D3原文 `[00326]`: "...the light emitting device 400 may include a support member 410... divided into first to fourth light emitting cells BD1 to BD4."。

* **技术特征C**：构造为电连接所述发光单元中的相邻发光单元的连接线

* **本案原意解释**：跨越发光单元边界区域，用于将相邻发光单元（如串联或并联）电性连接的金属桥连线或跨桥。如本案说明书 `[0065]` 所述，连接线124-i设置在边界区域S上用于串联。

* **D1比对**：毫无疑问公开。参见D1原文 `[0038]`: "...connected in series to each other via wires 52 to form an array. Each of the wires 52 may connect the n-type electrode pad 60 of one light emitting cell 40 to the p-type electrode pad 80 of another light emitting cell..."。

* **D3比对**：毫无疑问公开。参见D3原文 `[00342]`: "...a connecting electrode 448 may be provided to electrically connect the first and second electrodes 442 and 444 and the first to fourth light emitting cells BD1 to BD4 to one another."。

* **技术特征D**：其中所述发光单元中的未通过所述连接线连接的彼此相邻的第一相邻发光单元的在第一方向上的长度之和大于所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元的在第一方向上的长度之和

* **本案原意解释**：核心版图设计特征（结合说明书表1和图2）。本案通过将不需要走连接线的发光单元间距缩短，腾出空间增加这部分发光单元在第一方向（如垂直方向）上的长度 $y$，使得未通过连接线连接的单元长度大于通过连接线连接的单元长度，以此增加有效发光面积。

* **D1比对**：**未公开**。D1中每个单元40是完全对称的矩阵分布（参见D1图2及 `[0043]` "Each of the light emitting cells 40 may be configured to have the same area..."），并未区分第一相邻和第二相邻并在方向长度上做出非对称的大于调整。

* **D3比对**：**实质公开 / 隐含公开**。虽然D3在 `[0330]` 中提到 "the first to fourth light emitting cells BD1 to BD4 may have different in at least one of a configuration, size, width and thickness."（单元可以具有不同的配置、尺寸、宽度），但并没有明确给出版图设计中“未连接单元长度之和大于连接单元长度之和”的特定面积补偿规则。

* **技术特征E**：其中所述第一相邻发光单元和所述第二相邻发光单元的在第二方向上的宽度是相同的

* **本案原意解释**：即所有发光单元在横向（第二方向 $x$）上的宽度保持一致，以便于规则排布。参见说明书 `[0098]`：“当第一至第九发光单元P1至P9的宽度长度x相同时”。

* **D1比对**：实质公开。D1的单元为标准正方形或长方形矩阵，横向宽度相同（参见D1图2）。

* **D3比对**：实质公开。D3的各单元在常规排列中也采用相同宽度设计。

* **技术特征F**：所述第二方向不同于所述第一方向；并且中所述发光单元中的未通过所述连接线连接的彼此相邻的所述第一相邻发光单元的面积大于所述发光单元中的通过所述连接线连接的彼此相邻的所述第二相邻发光单元的面积

* **本案原意解释**：由于宽度相同，且未连接单元在第一方向长度较长，直接导致了未通过连接线连接的单元面积大于通过连接线连接的单元面积，以此实现降低电流密度、提升总有效发光面积的效果（参见说明书表1）。

* **D1比对**：**未公开**。D1各单元面积相同。

* **D3比对**：**未公开**。D3虽然泛泛提及单元面积或尺寸可以不同，但未公开此特定对应关系。

* **技术特征G**：其中所述发光单元中的未通过所述连接线连接的彼此相邻的第一相邻发光单元之间的第一间隔距离比所述发光单元中的通过所述连接线连接的彼此相邻的第二相邻发光单元之间的第二间隔距离小

* **本案原意解释**：本案核心发明构思的核心体现。走连接线的边界因为需要做台面坡度、避让导线、防止短路，间距必须放大；而不走连接线的相邻边界不需要布置导线，因此将间距尽量缩小（达到防短路极限即可），腾出的空间用于外扩发光区。参见说明书 `[0071]`：“第一间隔距离比第二间隔距离小”。

* **D1/D3比对**：**未公开**。D1与D3在矩阵排列中，单元之间的通道间距均采用均等化对称设计，没有区分因“是否走连接线”而故意导致间距一宽一窄的非对称设计。

---

### 2. 特征比对表格

---

## 三、 最接近对比文件（D1/D3）的选择与理由分析

在创造性分析中，**D1（US20120187424A1）** 和 **D3（US20130056785A1）** 均适合作为创造性分析过程中**最接近的对比文件**（最接近对比文件可以有多个）。

### 理由如下：

1. **技术领域完全相同**：目标专利、D1、D3均属于**单片集成式高压/交流（AC）LED发光器件芯片**制造技术领域。而D2属于光电图像探测接收设备，技术领域远不相同，直接排除。

2. **解决的技术问题与效果具有强关联性**：

* **目标专利**致力于解决“如何利用有限的单芯片版图空间，增加发光区域面积以增强发光效率并降低电流密度”的问题（说明书 `[0007]`, `[0098]`）。

* **D1**致力于解决“集成式发光单元在大规模制造中由于电流拥挤导致的发光不均匀、正向电压大、功率效率低”的问题（D1原文 `[0011]`, `[0057]`）。

* **D3**同样致力于解决“单芯片多单元集成LED在AC交流电下的发光效率提升和抗ESD损伤”的问题（D3原文 `[0008]`, `[0129]`）。

3. **技术构型最接近**：D1和D3均公开了在单块非导电衬底上生长多层外延并刻蚀分隔成矩阵发光单元（Cells/Blocks），再通过金属线层（Wire layer/Connecting electrode）跨越通道串联集成以适应高压驱动的芯片架构。这与目标专利图2的9个单元排布架构完全吻合。

---

## 四、 创造性缺失的救济与突防分析：其他特征的公开情况

目标专利区别于D1/D3的核心改进在于：**基于“走线与不走线”的非对称通道间距及非对称单元面积补偿设计（特征D、F、G）**。

* **D1和D3是否公开了这些特征？**

没有。D1和D3的说明书及附图均表明其通道间距是规整、等距的，且发光单元的整体尺寸是均一的。

* **D2是否公开了这些特征？**

完全没有。D2是一篇关于红外LED多区域位置追踪、差分图像提取的**软件算法及光学接收端器件**的专利。D2中虽然提到了“差分图像”、“将图像分割为多个部分区域进行探索以节省内存”（D2原文 `[0028]`, `[0029]`），但这完全是**摄像机CCD/CMOS图像传感器像素区域的数学划分**，与LED芯片物理发光外延层的几何版图缩放毫无技术关联性。

---

## 五、 无效请求方最薄弱的技术特征与法律突防策略

对于无效宣告请求方（即试图推翻这件专利的一方）来说，**最薄弱（即最难攻破、目标专利最稳固）的技术特征是：技术特征G与特征D、F的联动组合**。

> **最薄弱点（对请求方而言的难点）**：

> `“未通过连接线连接的第一相邻发光单元之间的第一间隔距离”小于“通过连接线连接的第二相邻发光单元之间的第二间隔距离”`（特征G），以及由此引发的**面积补偿不均等设计（特征D、F）**。

### 为什么该特征最难被无效？

因为在传统的多单元集成高压LED芯片设计中，本领域技术人员的公知常识是采用**完全对称、均匀分布**的矩阵网格刻蚀槽。目标专利巧妙地打破了这种对称性：它注意到有些通道要走线（为了防短路和容纳坡度，必须宽），有些通道不走线（不需要走线，空间浪费了）。通过“走线留宽，不走线缩窄”的非对称间距设计，把不走线通道挤压出来的空间，补偿给未走线单元的长度，从而在不增大总芯片尺寸的前提下提升了发光总面积。

这种**“间距缩窄 $\rightarrow$ 空间释放 $\rightarrow$ 单元长度外扩 $\rightarrow$ 面积非对称增大”**的版图拓扑构思，在D1、D3中完全没有暗示，请求方很难直接从现有发光器件中找到“因走线与否而刻意改变通道宽度”的启示。

---

## 六、 针对无效请求方的进一步检索策略

由于目前D1、D3仅公开了基础的集成LED架构，未公开非对称间距补偿。为了彻底攻破上述薄弱特征，建议请求方采取以下深层检索策略：

1. **关键词微调与图形化检索（物理版图层面）**：

* 不要只检索 "LED" 或 "Light emitting diode"。应重点检索发光芯片的**版图布局（Layout）、非对称（Asymmetric）、变间距/不等距刻蚀槽（Variable pitch trench / Unequal spacing）、刻蚀边界（Etching boundary）**。

* 检索式组合举例：`(LED OR "light emitting cell") AND (pitch OR spacing OR distance OR gap OR interval) AND (asymmetric* OR "non-uniform" OR unequal* OR reduce* OR minimum) AND (wire OR interconnec* OR bridge)`。

2. **聚焦特定技术分支——高压高密度集成LED（Multi-cell High Voltage LED）**：

* 普通照明LED不需要这种设计，只有**单芯片高压高密度驱动（High-Density Multi-cell HV-LED）**或**倒装多单元微型显示阵列（Flip-chip Micro-LED Array for display）**，才会面临在几百微米芯片内拼命压榨发光面积的极限问题。建议将检索范围缩小至 2010年-2014年 期间各大LED巨头（如Soraa、Cree、Philips、晶元光电 Epistar、日亚 Nichia）关于“HV-LED”或“Micro-LED”版图优化的专利。

3. **追踪图形结构特征（IPC分类号切入）**：

* 重点锁死 **H01L33/20**（具有形成在衬底上的外延层非平面结构的外围形状）和 **H01L33/38**（发光器件的电极结构布局），在这两个细分分类号下，人工肉眼排查所有带有“多发光单元矩阵结构”的专利附图，寻找是否有通道一宽一窄、发光单元一长一短的物理图形公开。

4. **挖掘教科书与微电子加工公知常识**：

* 检索集成电路版图设计（IC Layout Design）中关于“布线通道（Wiring Channel / Routing Track）”的布线规则（Design Rules）。证明“有线区域通道宽，无线区域通道窄以优化面积利用率”属于半导体版图设计工程师在进行Layout时**规避短路、最大化利用硅/衬底面积的通用公知常识**，从而主张该特征对LED领域的Layout设计不具备突出的实质性特点。

作为一名经验丰富的专利代理师，我将为您对该目标专利的权利要求1进行深度解析，并紧密结合对比文件D1（JP2011181925A）的原文进行特征比对与创造性、无效可行性及检索策略的专业分析。

---

### 一、 目标专利权利要求1的合规解释与技术实质

目标专利（CN104752451B）的核心发明构思在于：针对多单元微型LED阵列芯片，通过优化发光单元之间的布局（降低未通过连接线连接的单元间距，从而增大发光单元在第一方向上的长度和整体面积），在不增加芯片总尺寸的前提下，最大限度地扩大有效发光面积（有源层面积），降低电流密度，从而提升发光效率和器件可靠性。

---

### 二、 特征比对表格及对比文件原文详细出处

为了清晰对比，以下将权利要求1拆解为技术特征A-G，并与对比文件 **D1（JP2011181925A）** 进行逐项核对。

#### 特征比对表

---

### 三、 最接近对比文件（D1）的创造性评述与技术定位

在创造性分析中，**D1（JP2011181925A）适合作为最接近的对比文件**。原因如下：

1. **技术领域完全相同：** 两者均属于微LED多单元阵列（Multi-cell Array）半导体发光器件领域。

2. **解决的技术问题及效果高度重合：** D1在说明书`[0006]`-`[0008]`及`[0038]`中明确指出，其解决的技术问题是“**提高单位面积的电流密度、提高光效率**”，并且通过在单片衬底上进行微区隔离和金属电极互连，解决传统打线（Wire bonding）造成的制造复杂和无法小型化的问题。这与目标专利说明书背景技术`[0003]`、`[0007]`中提出的“降低电流密度、增强发光效率”的研发动机和整体技术架构完全契合。

#### 区别技术特征：

通过上述比对，本网权利要求1相对于D1的区别特征主要在于**特征D、F、G**，即：**将非连接线连接的相邻单元间距（第一间隔）缩短，进而使得这部分发光单元（第一相邻发光单元）在第一方向上的长度变长、整体有效面积增大。**

由于没有任何其他对比文件（本案目前仅提供D1），该区别特征**没有被其他对比文件公开**。

---

### 四、 无效请求方最薄弱的技术特征分析（请求方的“死穴”）

若您代表无效请求方对目标专利提起无效宣告，**特征G（以及由此衍生出的特征D、F）是请求方最薄弱、最难攻克的特征。**

#### 原因分析：

1. **该特征具有明确的“技术协同效应（Synergistic Effect）”：**

目标专利并非盲目、随意地改变单元间距。根据说明书`[0068]`及`[0089]`所述，因为第二相邻发光单元之间需要跨越金属连接线，且该处往往配置有绝缘层（台面倾斜区等），为了防止短路和断线，**第二间隔距离必须保持得比较大（如大于20μm）**。而第一相邻发光单元之间没有任何走线，因此可以逼近物理工艺的极限值（**如4μm至20μm**）。

2. **技术效果显著且有数据支撑：**

目标专利通过说明书【表1】和【图7】的实验数据证明，利用这种非对称间距设计，在总芯片面积不变的情况下，有效发光面积实现了百分比级别的增加，从而使光输出功率（Po）明显上升，操作电压（Vf）及电流密度下降。

3. **非显而易见性强：**

传统审查员或无效发起人常认为“改变间距/尺寸只是常规设计选择”。但本案中，该尺寸的缩减是有针对性地在“非走线方向”进行，且直接解决的是“由于台面倾斜走线导致的发光面积损失”这一特定微LED结构问题。在D1等常规阵列中，技术人员为了工艺规整性，默认都会做等间距的正方形单元。打破这种对称性的排布具有较强的非显而易见性。

---

### 五、 针对薄弱特征的进一步检索策略

为了成功无效特征G、D、F，建议请求方后续调整检索方向，采取以下进阶检索策略：

1. **关键词调整与精细化检索：**

不要仅检索宽泛的“LED 阵列”，应锁定高密度微LED（Micro-LED）、高压LED（High-Voltage LED）、单片集成LED（Monolithic Integrated LED）或多发光阴极/阳极微结构。

* **结合词组：** `(非对称间距 / 变间距 / 走线间距 / 隔离槽宽度 / 面积最大化 / 单元延伸)` 或 英文 `(asymmetric spacing / non-uniform gap / uneven pit / dead zone minimization / active area maximization / cell elongation)`.

2. **从“防止断线/台面坡度”的角度进行逆向检索：**

目标专利缩短第一间距的底气是因为没有连接线。可以去检索那些专门讨论**“规避台面（Mesa）刻蚀倾斜角时光刻/走线爬坡困难”**的专利。有些专利为了减少走线爬坡，会故意把走线集中在某些特定宽度的通道（第二间隔）中，而将不走线的通道（第一间隔）做得很窄。这类专利即使没有强调发光效率，也已经在结构上实质公开了特征G。

3. **拓展检索图纸（重视外观或附图比例）：**

高压LED（HV-LED）芯片领域有大量关于多单元串并联的图形化设计专利（例如三安光电、晶元光电、日亚化学、首尔半导体等巨头的早期高压芯片专利）。很多时候，这类专利的说明书文字可能只写了“划分为多个单元”，但其**附图**中由于布线空间的挤压，已经画出了不走线方向间距窄、走线方向间距宽的结构。可以利用图形检索工具或逐一排查高压LED芯片的拓扑图纸。

4. **检索学术文献（IEEE / SPIE / 晶体学报）：**

微LED（Micro-LED）芯片近年来关于“Side-wall damage（侧壁损伤）”和“Fill factor（填充因子/像素占空比）优化”的高水平论文很多。学者们经常在论文中讨论如何通过优化横向和纵向的Pitch（间距）来压榨芯片的最后一丝发光面积。这些学术公开往往比专利更早、更激进，是绝佳的非专利文献（NPL）无效证据来源。

根据权利要求1所述的发光器件，其中所述第一相邻发光单元在所述第一方向上使彼此间隔开的第一间隔距离小于所述第二相邻发光单元在所述第一方向上使彼此间隔开的2-1间隔距离

根据权利要求1所述的发光器件，其中所述第一相邻发光单元在所述第一方向上使彼此间隔开的第一间隔距离小于所述第二相邻发光单元在所述第二方向上使彼此间隔开的2-2间隔距离

根据权利要求1所述的发光器件，其中所述第一相邻发光单元在所述第一方向上使彼此间隔开的第一间隔距离小于所述第二相邻发光单元在所述第一方向上使彼此间隔开的2-1间隔距离；并且所述第一间隔距离小于所述第二相邻发光单元在所述第二方向上使彼此间隔开的2-2间隔距离

根据权利要求4所述的发光器件，其中所述2-1间隔距离和所述2-2间隔距离是相同的

根据权利要求4所述的发光器件，其中所述2-1间隔距离和所述2-2间隔距离是彼此不同的

根据权利要求3所述的发光器件，其中所述第二相邻发光单元在所述第一方向上彼此间隔开2-1间隔距离；所述第一间隔距离与所述2-1间隔距离相同

根据权利要求2所述的发光器件，其中所述第二相邻发光单元在所述第二方向上彼此间隔开2-2间隔距离；所述第一间隔距离与所述2-2间隔距离相同

根据权利要求2所述的发光器件，其中所述第一间隔距离是所述第二相邻发光单元彼此间隔开的第二间隔距离的0.2倍或更大；并且比所述第二间隔距离小

根据权利要求4至8中任一项所述的发光器件，其中所述第一方向是垂直方向；并且所述第二方向是水平方向

根据权利要求1至9中任一项所述的发光器件，其中所述第一相邻发光单元的数目比所述第二相邻发光单元的数目大

根据权利要求1至4中任一项所述的发光器件，其中所述发光单元中的每个发光单元包括；包括依次设置在所述衬底上的第一导电型半导体层有源层和第二导电型半导体层的发光结构；设置在所述第一导电型半导体层上的第一电极；以及设置在所述第二导电型半导体层上的第二电极

根据权利要求12所述的发光器件，其中所述发光结构的侧表面相对于所述衬底是倾斜的

根据权利要求12所述的发光器件，其中所述第一相邻发光单元在所述第一方向上使彼此间隔开的第一间隔距离对应于所述第一相邻发光单元的所述第一导电型半导体层之间的间隔距离；并且所述第二相邻发光单元彼此间隔开的第二间隔距离对应于所述第二相邻发光单元的所述第一导电型半导体层之间的间隔距离

根据权利要求9所述的发光器件，其中所述多个发光单元中的每个发光单元包括；包括依次设置在所述衬底上的第一导电型半导体层有源层和第二导电型半导体层的发光结构；其中所述第一间隔距离对应于所述第一相邻发光单元的所述第二导电型半导体层之间的间隔距离；并且所述第二相邻发光单元彼此间隔开的第二间隔距离对应于所述第二相邻发光单元的所述第二导电型半导体层之间的间隔距离

根据权利要求12所述的发光器件，其中所述发光单元中的每个发光单元还包括设置在所述第二导电型半导体层与所述第二电极之间的导电层；所述第一相邻发光单元在所述第一方向上使彼此间隔开的第一间隔距离对应于所述第一相邻发光单元的所述导电层之间的间隔距离；并且所述第二相邻发光单元彼此间隔开的所述第二间隔距离对应于所述第二相邻发光单元的所述导电层之间的间隔距离

根据权利要求14所述的发光器件，其中所述第一间隔距离在4μm与20μm之间；并且所述第二间隔距离大于20μm

根据权利要求15所述的发光器件，其中所述第一间隔距离在10μm与25μm之间；并且所述第二间隔距离大于25μm

根据权利要求1所述的发光器件，还包括绝缘层；所述绝缘层设置在所述连接线与所述第二相邻发光单元之间；并且被构造为将所述连接线电隔离于所述第二相邻发光单元

根据权利要求12所述的发光器件，其中所述发光单元中的一些发光单元的所述第一电极或所述第二电极中的至少之一与所述连接线一体化

根据权利要求12所述的发光器件，其中所述第一导电型半导体层的第一侧表面相对于所述衬底以第一角度倾斜；第一导电型半导体层的与其露出的上部相邻的第二侧表面以第二角度倾斜；所述第一角度和所述第二角度在30度至80度之间