一种发光器件，包括，衬底；沿着水平方向在所述衬底上设置为彼此间隔开的多个发光单元；每个发光单元包括：发光结构；所述发光结构包括：下半导体层和上半导体层；所述下半导体层和所述上半导体层的导电类型彼此不同；以及设置在所述下半导体层与所述上半导体层之间的有源层；设置在所述上半导体层上的上电极；以及设置在所述下半导体层上的下电极；导电互连层；所述导电互连层配置为将所述发光单元中的相邻发光单元的第一发光单元的下电极与所述相邻发光单元的第二发光单元的上电极电连接；以及电流阻挡层；所述电流阻挡层设置为从所述第二发光单元的所述上电极与所述上半导体层之间延伸到所述相邻发光单元与所述导电互连层之间；其中每个发光单元还包括导电层；所述导电层设置为从所述第二发光单元的所述上电极和所述电流阻挡层之间延伸到所述第二发光单元的所述上半导体层上；并且配置为将所述第二发光单元的所述上电极电连接到所述第二发光单元的所述上半导体层；其中所述第二发光单元的所述上电极具有面对所述第二发光单元的所述上半导体层的下表面；其中设置在所述第二发光单元的所述上电极与所述上半导体层之间的所述电流阻挡层具有面对所述上电极的上表面；其中所述电流阻挡层的所述上表面的第一面积等于或大于所述上电极的所述下表面的第二面积；以及其中，在所述发光单元的每个发光单元中；所述每个发光单元的在所述上电极和所述下电极之间的侧面部分是露出的；以及其中所述上电极包括彼此交叠的第一粘附层和第一接合层；在所述第一粘附层与所述第一接合层之间未设置反射层；其中所述下电极包括彼此交叠的第二粘附层和第二接合层；在所述第二粘附层与所述第二接合层之间未设置反射层；并且其中所述导电互连层包括彼此交叠的第三粘附层和第三接合层；在所述第三粘附层与所述第三接合层之间未设置反射层；其中所述电流阻挡层包括：第一部分；所述第一部分设置在所述导电层和所述上半导体层之间；在所述第二发光单元中，所述第一部分在垂直方向上交叠于所述上电极、所述导电层以及所述上半导体层；以及第二部分；所述第二部分从所述第一部分水平地延伸以设置在所述导电层和所述上半导体层之间；在所述第二发光单元中，所述第二部分在垂直方向上不交叠于所述上电极，而在垂直方向上交叠于所述导电层以及所述上半导体层

根据权利要求1所述的发光器件，其中所述电流阻挡层设置在所述第一发光单元的所述下半导体层与所述导电互连层之间、所述衬底与所述导电互连层之间、以及所述第二发光单元的所述发光结构与所述导电互连层之间

作为一名经验丰富的专利代理师，针对目标专利授权公告号 **CN103855180B** 的权利要求2，紧密结合说明书及所给的三份对比文件原文，为您进行以下深度的技术特征比对、最接近对比文件分析、无效请求突破点及检索策略规划。

---

## 一、 目标专利权利要求2的技术内涵解析

权利要求2是在独立权利要求1的基础上的进一步限定，其核心技术特征可拆解如下：

* **特征A1**：所述电流阻挡层设置在所述第一发光单元的所述下半导体层与所述导电互连层之间；

* **特征A2**：所述电流阻挡层设置在所述衬底与所述导电互连层之间；

* **特征A3**：所述电流阻挡层设置在所述第二发光单元的所述发光结构与所述导电互连层之间。

根据目标专利说明书 **[0011]** 及 **[0068]** 的解释，该架构的本质在于**利用电流阻挡层（如绝缘材料`140A`）合二为一地兼作传统结构中的“钝化层”**，从而在导电互连层（跨接相邻单元的桥接电极）下方形成连续或局部的绝缘隔离，避免互连层与下表面的非目标半导体区域、衬底以及相邻单元的叠层侧壁发生短络。这样可以省去独立的钝化层制作工序，达到降低工艺成本和时间的目的。

---

## 二、 对比文件技术特征比对分析

以下针对三份对比文件是否公开权利要求2的特征A（A1、A2、A3）进行逐一核对，并给出详细的原文出处。

### 1. 对比文件D1（JP2010056195A）

* **特征A1（下半导体层与互连层之间）**：**实质公开**。

* *原文出处*：说明书正文第`[2]`项关于图2A和图2B的说明：“第１の発光素子部１０と第２の発光素子部２０との間には絶縁膜３０が形成され、絶縁膜３０の上には...電気的に接続する電極４０が形成されている...電極４０は、絶縁膜３０の上側から、絶縁膜３０の縁部を越えて発光素子部１０（特にｎ型半導体層１２）と接続している。”

* *比对分析*：D1中的第一发光素子部10的`ｎ型半導体層12`即对应目标专利的“下半导体层”，`電極40`对应“导电互连层”，`絶縁膜30`对应“电流阻挡层”。图2B明确显示在未形成接触的台面边缘，电极40下方垫有绝缘膜30，阻止了非接触区的短路。

* **特征A2（衬底与互连层之间）**：**毫无异议公开**。

* *原文出处*：说明书正文第`[2]`项：“第１の発集積型半導体発光素子１００は、基板８０上に、当該基板８０の露出領域により互いに離間された３つの発光素子部が設けられ...”。结合图2B截面图，在基板80的露出表面上完全覆盖有`絶縁膜30`，而`電極40`横跨在其上。

* *比对分析*：明确公开了绝缘膜（电流阻挡层）夹在基板（衬底）与电极（导电互连层）之间。

* **特征A3（发光结构与互连层之间）**：**毫无异议公开**。

* *原文出处*：说明书正文第`[2]`项：“第k+1電流阻障層140A-(k+1)可以設置在第k一体化層170A-k与...第k+1有源層124-(k+1)之间，以及第k一体化層170A-k与第k+1上半導體層126-(k+1)之间以彼此電隔離。”（注：此段对应D1译文中对多单元级联时侧壁绝缘的描述，图2B亦显示绝缘膜30爬坡覆盖了第二单元20的侧壁结构）。

### 2. 对比文件D2（US20100151604A1）

* **特征A1**：**毫无异议公开**。

* *原文出处*：`[0033]` "The first dielectric layer 63 covers the overall surfaces of the light emitting cells 56. The first dielectric layer 63 has openings formed on other regions of the lower semiconductor layers 55...".

* *比对分析*：第一介电层63（电流阻挡层）覆盖在下半导体层55表面，仅在接触孔处露出，走线金属层65（导电互连层）位于介电层63之上，公开了该空间位置关系。

* **特征A2**：**毫无异议公开**。

* *原文出处*：`[0033]` "The first dielectric layer 63 also covers the substrate 51 on regions between the light emitting cells 56."

* *比对分析*：明文公开介电层63覆盖在发光单元之间的衬底51上，互连走线65在其上方跨过。

* **特征A3**：**毫无异议公开**。

* *原文出处*：`[0033]` "...so that lateral walls of the light emitting cells 56 are covered by the first dielectric layer 63."

* *比对分析*：发光单元的侧壁（包含有源层、上半导体层等发光结构）均被第一介电层63覆盖，从而阻隔了上方的桥接互连线65。

### 3. 对比文件D3（US20110084294A1）

* **特征A1、A2、A3**：**毫无异议公开**。

* *原文出处*：`[0056]` "An insulator 108 is applied to isolate... Between each sub-LED is an interconnect where both the n-type 100 and p-type 102 layers are etched to the substrate 64. Insulator 108 is also applied at this interconnect to isolate the sub-LEDs and the p-contact of the previous sub-led 62a from the p-type layer 102 of the next sub-led 62b." 结合图8。

* *比对分析*：D3属于典型的倒装免键合（WBF）高压多单元LED。为了防止互连层120/106在跨接时与各个死角短路，在其下方物理涂覆了绝缘层108，完美覆盖了下半导体层边缘、蚀刻裸露出的衬底64表面、以及相邻单元的台面发光结构侧壁。

---

### 技术特征比对表

---

## 三、 最接近对比文件的选择与创造性评述

### 1. 谁最适合作为最接近的对比文件？

在本案中，**对比文件D1（JP2010056195A）** 和 **对比文件D3（US20110084294A1）** 均非常适合单独或共同作为最接近的对比文件（主案）。

* **从技术领域和整体解决的技术问题角度分析**：

* 目标专利要解决的核心问题是：多单元集成LED在互连线跨接台面段差时容易出现电流集中、断线以及由于增加独立钝化层带来的**工艺繁琐、成本高**的问题。目标专利的方案是让电流阻挡层延伸兼做钝化层。

* **再看D1**：其技术意图完全一致。D1明确指出传统LED阵列在段差部`1042`、`1046`处配线层容易断线，且为了防止短路必须垫绝缘膜。D1旨在通过调整延伸部和绝缘膜接触面的设计，解决**绝缘膜与发光部段差处电极易断线、电流集中**的问题。其结构也是用同一层绝缘膜实现台面下阻挡电流和跨级间绝缘。

* **再看D3**：D3解决的是高压多单元级联LED（High Voltage LED）中，如何抛弃脆弱的传统金线（Wire bond free），改用一体化薄膜互连层进行无缝串联，同时利用`Insulator 108`实现致密的死角隔离。这与目标专利在图3、图5中所极力推崇的“一体化层170A/170B”结构及多单元级联形态高度契合。

### 2. 其他对比文件的配合（针对未公开特征）

事实上，从权利要求2自身的架构来看，特征A（A1+A2+A3）的联合空间排布已经被D1、D2、D3各自**独立且完整地公开**了。

如果目标专利的独立权利要求1中还包含其他诸如“分布式布拉格反射体（DBR）”或者“特定一体化层”的细分特征：

* 若D1作为最接近的对比文件，其未公开一体化层多层金属屏障设计，可由**D3**（公开了诸如`Barrier 114`的多层防扩散金属屏障）或**目标专利自身提及的公知常识**进行结合。

* 若以D3为最接近的对比文件，关于电流阻挡层的形状或面积限定（如凹部、开孔的面积比例），可由**D1**（图3A-图5B详述了利用绝缘膜开孔/凹部来调节电极接触面积和缓解电流集中的手段）予以拼凑结合。

---

## 四、 请求方诉讼中“最薄弱的技术特征”指出

若您作为无效宣告的**请求方**，单从权利要求2来看，其本身字面上的特征A（即电流阻挡层在三处的空间延伸隔离）已经非常危险，基本被对比文件全面覆盖。但权利要求2如果是挂在权利要求1之下的从属权利要求，无效请求方**最薄弱（即最难攻破、目标专利专利权人最容易赖以生存）的技术特征**通常隐藏在权利要求1与说明书过渡的交界点上：

> **最薄弱点：电流阻挡层兼做全功能钝化层的“单一化学气相沉积层/无独立钝化层”的工艺简化限定。**

* **原因分析**：虽然D1、D2、D3在客观结构上，其绝缘膜或介电层确实同时出现在下半导体层、衬底和相邻单元侧壁。但是，D2或常规工艺中，往往在走线金属层`Wires 65`的**上方**还会习惯性地再沉积一层保护性的“第二介电层（`Second dielectric layer 67`）”。

* 目标专利在说明书 **[0008]** 和 **[0069]** 中极力强调自己**“不需要用于形成钝化层的独立过程”**。专利权人在口审辩论时，极有可能会将权利要求1或2解释为**“单层绝缘层同时彻底取代了台面电流阻挡层和单元间隔离钝化层，且后续无其他钝化流片工序”**，并主张这种“工序精简”带来了意想不到的技术效果。如果请求方仅证明结构相同，而未能击穿其“工艺精简且无后续独立钝化层”的答辩逻辑，此处易被权人逃脱。

---

## 五、 进一步检索策略规划

为了确保能够彻底将权利要求2及其赖以生存的独立权利要求1一并送入无效深渊，建议请求方采取以下进阶检索策略：

### 1. 强化“单一绝缘层兼作双重功能”的工艺文献检索

* **检索方向**：寻找在2019年之前，关于“集成的发光二极管阵列（LED Array）”或“高压多芯片LED（HV-LED）”的制造工艺论文或专利。

* **靶向目标**：重点看那些在制造流程图中，**只使用了一次PECVD/光刻掩膜版（Mask）**就同时完成了“Mesa台面边缘漏电阻挡”和“沟槽（Trench）内衬底隔离”的工艺公开，直接击碎专利权人关于“省去独立钝化层属于意想不到的创造成果”的答辩。

### 2. 针对从属权利要求中“电流阻挡层大/等于上电极面积”的补充检索

* 目标专利说明书提到了电流阻挡层面积的溢出设计（宽度 $W_1 \ge 0$），用来确保载流子完全向两侧扩散。

* **检索策略**：在诸如Cree、Osram、Philips、Nichia等巨头的早期横向级联芯片专利中，以 `“Current blocking layer” AND “enlarge” AND “insulating width”` 为关键词，检索其为了防止桥接电极侧击（Side-injection）而故意将绝缘垫片做大、做宽的常规设计逻辑。

### 3. 分类号与关键词精准轰炸

* **IPC分类号锁定**：`H01L33/36`（电极结构）、`H01L27/15`（集成在一块衬底上的多元器件）、`H01L33/08`（具有多个发光区域的单个器件）。

* **扩展检索词**：`(HV LED OR LED array OR monolithic series) AND (current blocking OR passivation OR insulate) AND (trench OR sidewall OR barrier)`。

作为一名经验丰富的专利代理师，我将为您对目标专利（CN103855180B）的**权利要求2**进行深度的法律与技术特征分析，比对三份对比文件（D1: CN102132429A、D2: US20110233564A1、D3: US20120187424A1），并在此基础上制定最有利于请求方的无效宣告策略。

---

## 一、 目标权利要求2的法律语境与技术特征拆解

权利要求2为从属权利要求，其通过引用权利要求1（在此由说明书公开内容[0010]及[0011]所确立），对**电流阻挡层（Current Blocking Layer, CBL）**的具体空间物理设置位置进行了限制。

结合目标专利说明书第[0011]段：

> “电流阻挡层可以设置在第一发光单元的下半导体层与导电互连层之间、衬底与导电互连层之间、第二发光单元的发光结构与导电互连层之间。”

我们可以将权利要求2的技术特征（记为**技术特征A**）细化拆解为三个具体的空间相对位置限制：

* **特征A1（位置1）：** 所述电流阻挡层设置在**第一发光单元（D1）的下半导体层与导电互连层之间**；

* **特征A2（位置2）：** 所述电流阻挡层设置在**衬底与导电互连层之间**；

* **特征A3（位置3）：** 所述电流阻挡层设置在**第二发光单元（D2）的发光结构与导电互连层之间**。

### 1. 解决的技术问题

传统的串联多单元LED（如目标专利图1所示）需要额外、独立的**钝化层60**来实现导电连接层与各单元发光结构、衬底之间的电隔离。这增加了光电器件的制造工艺步骤、时间和成本（说明书[0008]）。

### 2. 达到的技术效果

通过将“电流阻挡层”（通常仅用于电极下方的电流横向扩散扩展）在空间上延伸，使其同时覆盖第一单元下半导体层、衬底和第二单元发光结构与导电层之间的界面。**使电流阻挡层兼具“钝化层”的隔离功能**，从而在工艺上**免去了独立钝化层的制作步骤**，显著降低了制造时间和成本，同时维持或提高了光提取效率（说明书[0069]）。

---

## 二、 对比文件原文深度检索与技术特征比对

我们对三份对比文件进行逐一梳理，寻找其是否公开了上述A1、A2、A3特征。

### 1. D1 (CN102132429A 串联分段式发光二极管)

* **出处分析：**

* 根据D1说明书第[0103]段及图6：

> “绝缘沟槽66的壁面由一绝缘层57覆盖，绝缘层57包括一开口区域58，开口区域58用于与每个区段相关联的部份层52构成电气接触。绝缘层57可由提供无孔洞缺陷的绝缘层的任何材料所建构。例如，氮化硅(SiNx)可做为该绝缘材料。”

* 根据D1说明书第[0104]段：

> “一串联电极59沉积在绝缘沟槽66中，使得电极59经由绝缘层57中的开口58与层52接触。电极59亦与相邻区段中的ITO层56构成电气接触。因此，当经由电极61及62提供电力时，区段64及65系串联连接。”

* 根据D1说明书第[0105]段：

> “在本发明一种态样中，绝缘层57在电极59与61下方延伸，如图6中57a所示……该绝缘层延伸部分阻挡电流流过层55的此一被浪费区域，因此可提高该光源的整体效率。”

* **实质比对：**

D1公开了**“绝缘层57”**，该绝缘层57（例如SiNx）在结构上：

1. 延伸至串联电极59（相当于目标专利的导电互连层）与第一区段64的n型GaN层52（相当于第一下半导体层）之间（公开了**特征A1**）；

2. 延伸至绝缘沟槽66的底面，即位于蓝宝石基板51（衬底）与串联电极59之间（公开了**特征A2**）；

3. 延伸至第二区段65的发光结构（由p-GaN 53、有源层55等构成）与串联电极59之间，且绝缘层57a延伸至电极59下方阻挡电流（公开了**特征A3**）。

在D1中，该绝缘层57虽然被称为“绝缘层”，但其在电极下方延伸的部分（57a）**明确起到了“阻挡电流流过被浪费区域、提高整体效率”的电流阻挡作用**（说明书[0105]），且该层又是位于沟槽内起隔离作用的绝缘介质。因此，**D1的绝缘层57实质上完全等同于目标专利“兼具钝化隔离功能的电流阻挡层”**。

### 2. D2 (US20110233564A1)

* **出处分析：**

* 根据D2说明书第[0016]段及图1：

> "In order to avoid the electrical conducting metal layer 14 from depositing on the side surfaces of the lighting structure units 12 to form a short circuit, a first electrical insulation layer 15 can be arranged to totally cover the outside region of the p-type contacting electrode 125 and the n-type contacting electrode 126... Thus, the electrical conducting metal layer 14 only contacts with the p-type contacting electrode 125 and the n-type contacting electrode 126..."

* 根据D2说明书第[0030]段（第二实施例，图3）：

> "...a transparent electrically conductive layer 227... deposited between the p-type GaN layer 224 and the n-type contacting electrode 225... can be also used as an Ohmic contacting layer..."

* **实质比对：**

D2公开了“第一绝缘层15”，其覆盖了发光单元12侧面，介于导电金属层14（导电互连层）与发光结构之间。然而，D2中**并没有将用于电流阻挡的层与该绝缘层15合二为一**。D2在电极下方实现电流均匀分布是通过透明导电层227（欧姆接触层）实现的，并非靠绝缘层的延伸来阻挡电流。因此，D2仅在**钝化隔离**的物理位置上公开了绝缘层15处于侧壁和衬底处（部分公开A2、A3），但**未公开该层作为“电流阻挡层”并延伸至电极下方的组合特征**。

### 3. D3 (US20120187424A1)

* **出处分析：**

* 根据D3说明书第[0016]段及第[0064]段：

> "Each of the light emitting cells includes a current shield under the wire layer."

> "...Each of the light emitting cells 40 may include a current shield 48 below at least a portion of the wire layer 130... The current shield 48 may shield direct flow of electric current... to allow wide current spreading... The current shield 48 may be formed of an insulation material... and may be a distributed Bragg reflector (DBR)..."

* 根据D3说明书第[0067]段及第[0068]段：

> "The insulation layer 99 covers the light emitting cells 40... disposed between the wire layer and the plurality of light emitting cells to prevent short circuit..."

* **实质比对：**

D3中明确区分了两个不同的层：**电流屏蔽层/电流阻挡层（Current Shield, 48）**和**绝缘层（Insulation Layer, 99）**。

* 电流屏蔽层48设置在p型电极/金属线130下方，用于阻挡电流直通并促进横向扩展。

* 绝缘层99则覆盖在细胞侧壁、衬底20上，用于防止导线130与各层发生短路。

D3的方案中，**电流阻挡层48与钝化绝缘层99是完全分离的两个独立膜层**。因此，D3未公开“电流阻挡层设置在下半导体层与互连层之间、衬底与互连层之间”这一一体化的空间延伸特征（未公开A1、A2、A3的一体化电流阻挡层设计）。

---

### 特征比对表格

---

## 三、 最接近的对比文件（D1）分析

在创造性分析中，**D1 (CN102132429A) 适合作为最接近的对比文件**。

### 1. 领域相同

D1与目标专利均属于**单芯片多单元串联/分段式发光二极管（Segmented/AC LED）**领域。

### 2. 解决的技术问题相同

D1解决的技术问题同样是在串联分段LED中，如何**减少不透光电极对发光区域的遮挡**，如何**避免电流在遮挡区（电极下方）浪费**，以及如何**通过绝缘介质层防止串联电极与侧壁、衬底发生短路**（D1说明书[0105]）。

### 3. 技术效果与结构重合度最高

如前文分析，D1的“绝缘层57”不仅在绝缘沟槽66内起到隔离钝化的作用（覆盖下半导体层露出部、基板、以及相邻单元的侧壁发光结构），其延伸部57a还直接延伸到第二区段的电极59下方，明确起到了“阻挡电流流过被浪费区域（即电流阻挡功能）”的效果。

因此，D1的“绝缘层57”在**空间拓扑结构、物理位置、材料属性（SiNx等绝缘介质）以及“隔离+电流阻挡”的双重技术效果上，与目标专利权利要求2的电流阻挡层完全一致**。

---

## 四、 无效请求方最薄弱的技术特征分析

对于无效宣告的**请求方**而言，针对权利要求2，最薄弱（即最难攻破、目标专利专利权人最容易据理力争）的技术特征是：

> **“电流阻挡层”这一特定术语的实质审查与功能认定。**

### 薄弱原因（专利权人的抗辩点）：

1. **术语表象差异：** D1中该层的正式名称是“绝缘层57”（Insulation layer），而D3中虽然有“电流屏蔽层48”（Current shield），但其没有延伸到侧壁和衬底。专利权人极易辩称：*“D1的绝缘层57本质上只是一个钝化隔离层，其电极下方的延伸只是工艺制造的伴生结果，并非专门设计的电流阻挡层；而D3证实了本领域中电流阻挡层（CBL）与钝化绝缘层通常是相互独立、各司其职的。本专利创造性地将两者合二为一，精简了工艺。”*

2. **审查员的主观倾向：** 审查员通常倾向于字面匹配。如果对比文件中没有白纸黑字地将“同一个层”既称为“电流阻挡层”又将其画在侧壁、衬底和相邻单元之间，请求方就必须承担极高的论证义务，去证明“绝缘层在电极下方延伸阻碍电流”在物理上与“电流阻挡层”完全等同。

---

## 五、 进一步的检索与应对策略

为了彻底封堵专利权人关于“CBL与钝化层合二为一具有创造性”的抗辩，建议请求方采取以下两步检索与诉讼策略：

### 1. 补充检索策略：针对“CBL兼作钝化层/保护层”的行业公知常识检索

* **检索方向：** 寻找在**单颗LED芯片（非分段式亦可）**或**多芯片集成领域**中，明确公开*“利用电流阻挡层（CBL，通常为SiO2或SiNx）向外延伸，同时覆盖台面侧壁和露出的一侧半导体层，以兼作钝化保护层（Passivation layer）”*的专利或文献。

* **检索关键词组合：**

* (电流阻挡层 OR CBL OR "current blocking") AND (钝化层 OR 保护层 OR 绝缘层 OR passivation OR insulation) AND (合一 OR 兼作 OR 整合 OR "same layer" OR integrated OR "dual function")

* (LED OR "light emitting diode") AND (SiO2 OR Si3N4) AND (台面 OR mesa OR 侧壁 OR sidewall)

* **预期效果：** 一旦检索到此类单管LED的制造技术，即可直接援引作为**公知常识**或**小对比文件（如D4）**，论证将CBL与钝化层合并是本领域的常规设计手法，其在串联分段LED（D1）中的应用仅是该公知常识的自然转用，不具备创造性。

### 2. 结合D1与D3的“系统性拼图”论证法

若无直接的一体化文献，在口头审理中应采取以下逻辑攻坚：

* 以**D1**作为最接近的对比文件，证明权利要求2的**空间拓扑结构**（位置A1, A2, A3）已被D1的绝缘层57完全公开。

* 引入**D3**，D3明确指出“电流屏蔽层/阻挡层（48）可以使用SiO2、Si3N4等绝缘材料制成”；

* 结合**D1说明书[0105]**关于“绝缘层57a阻挡电流浪费、提高效率”的论述，向专利局合议组强力论证：**D1的绝缘层57在实操中已经完全发挥了CBL的全部功能，且其材质、空间位置与本专利权利要求2完全重合，本专利权利要求2仅是撰写术语上的重新包装，不具备实质性特点和显著的进步，应予无效。**

根据权利要求1所述的发光器件，其中所述上电极还包括设置在所述第一粘附层与所述第一接合层之间的第一屏障层

根据权利要求1所述的发光器件，其中所述下电极还包括设置在所述第二粘附层与所述第二接合层之间的第二屏障层

根据权利要求1所述的发光器件，其中所述导电互连层还包括设置在所述第三粘附层与所述第三接合层之间的第三屏障层

根据权利要求1或2所述的发光器件，其中所述导电互连层、所述上电极、所述导电层和所述电流阻挡层在垂直方向上彼此交叠

根据权利要求1或2所述的发光器件，其中所述第二发光单元的所述上半导体层具有面对所述第二发光单元的所述上电极的顶表面

根据权利要求7所述的发光器件，其中所述电流阻挡层设置在所述上电极的下表面与所述上半导体层的所述顶表面之间