非显而易见性评估仅供参考，不构成法律建议。
权利要求列表点击可跳转
对比文件列表
| 编号 | 名称 |
|---|---|
| 0 | 2007-05-08_US7213740B_发明授权_US07213740B2 Optical structures including liquid bumps and related methods.docx |
| 0 | 2003-08-28_US2003161026A_发明申请_US20030161026A1 OPTICAL ISOLATOR WITH IMPROVED MOUNTING CHARACTERISTICS.docx |
| 0 | 2003-11-11_US6646777B_发明授权_US06646777B2 Optical isolator with improved mounting characteristics.docx |
| 0 | 2004-03-16_US6706763B_发明授权_US06706763B1 O-anisamide derivatives.docx |
| 0 | 2004-03-24_CN1143314C_发明授权_CN1143314C 降低输入电压_降低输出电压的三态缓冲器及其方法.docx |
| 0 | 2004-04-15_US2004070425A_发明申请_US20040070425A1 Semiconductor integrated circuit device having power reduction mechanism_+++A_D_L_b_c_f_j_k_m_n+++.docx |
| 0 | 2004-09-02_JP3561012B_发明专利_JP3561012B2 Semiconductor integrated circuit device.docx |
| 0 | 2004-09-14_US6791369B_发明授权_US06791369B1 Clock presence detector comparing differential clock to common-mode voltage_+++A_B_J+++.docx |
| 0 | 2004-12-30_US2004263213A_发明申请_US20040263213A1 Current source.docx |
| 0 | 2005-09-29_US2005213414A_发明申请_US20050213414A1 Semiconductor integrated circuit device having power reduction mechanism_+++A_F_b_c_i_j_l_m+++.docx |
| 0 | 2005-12-22_US2005279809A_发明申请_US20050279809A1 Optical structures including liquid bumps and related methods.docx |
| 0 | 2005-12-29_US2005285628A_发明申请_US20050285628A1 Charge recycling power gate.docx |
| 0 | 2007-01-11_US2007007997A_发明申请_US20070007997A1 Charge recycling power gate_+++a+++.docx |
| 0 | 2003-05-30_WO2003044597A_发明申请_WO2003044597A1 METHOD AND APPARATUS FOR EXPOSING PHOTORESISTS USING PROGRAMMABLE MASKS.docx |
| 0 | 2007-05-22_US7221190B_发明授权_US07221190B2 Differential comparator with extended common mode voltage range_+++B_H_I_a+++.docx |
| 0 | 2007-05-24_US2007116934A_发明申请_US20070116934A1 Antireflective surfaces, methods of manufacture thereof and articles comprising the same.docx |
| 0 | 2008-02-28_WO2007123749A_发明申请_WO2007123749A3 LOGGING INTO AUTOMATED CONTENT VENDING SYSTEMS.docx |
| 0 | 2008-03-20_US2008072085A_发明申请_US20080072085A1 Semiconductor integrated circuit device having power reduction mechanism_+++A_D_F+++.docx |
| 0 | 2008-06-19_US2008145014A_发明申请_US20080145014A1 Cable manager including nestable radius limiter.docx |
| 0 | 2008-09-02_US7421183B_发明授权_US07421183B2 Cable manager including nestable radius limiter.docx |
| 0 | 2008-10-29_JP4173770B_发明专利_JP4173770B2 Data processing equipment, data processing method, data processing program, and a recording medium.docx |
| 0 | 2009-01-08_US2009009236A_发明申请_US20090009236A1 Step-down circuit with stabilized output voltage_+++a_d_f+++.docx |
| 0 | 2011-10-04_US8030999B_发明授权_US08030999B2 Low voltage operational transconductance amplifier circuits_+++A_f+++.docx |
| 0 | 2011-12-20_US8081097B_发明授权_US08081097B2 Analog-to-digital converter and related calibrating comparator_+++A_b_j_k+++.docx |
| 0 | JP2012227588A_Description_20260320_0247_+++A_B_C_D_E_F_G_H_I_J_L_M_N_k+++.docx |
| 0 | 2001-01-16_US6175251B_发明授权_US06175251B1 Semiconductor integrated circuit device having power reduction_+++A_b_i_j_l_m+++.docx |
| 0 | 1995-05-12_None_发明专利_JPH07122066A Boosting circuit_+++F_G+++.docx |
| 0 | 1995-12-25_None_发明专利_JPH07122066B2 How injury by continuous cropping suppression material and replant failure suppression.docx |
| 0 | 1996-05-31_None_发明专利_JPH08138381A Semiconductor integrated circuit device, fabrication thereof and internal voltage generation circuit_+++D_E_I_L_a_f_j_m+++.docx |
| 0 | 1996-12-10_US5583457A_发明授权_US5583457A Semiconductor integrated circuit device having power reduction mechanism_+++A_f+++.docx |
| 0 | 1997-02-19_CN1143314A_发明公开_CN1143314A 含药物的粘着复合的透皮给药药贴_+++A_a+++.docx |
| 0 | 1998-05-12_US5751651A_发明授权_US5751651A Semiconductor integrated circuit device having a hierarchical power source configuration_+++A_D_F_G_L_b_c_i_j_m+++.docx |
| 0 | 1998-09-01_US5801576A_发明授权_US5801576A Semiconductor integrated circuit device having a hierarchical power source configuration_+++A_B_C_D_E_F_G_J_h_i+++.docx |
| 0 | 1998-10-27_US5828235A_发明授权_US5828235A Semiconductor integrated circuit device having power reduction mechanism_+++A_F_d_e_g+++.docx |
| 0 | 2000-04-04_US6046604A_发明授权_US6046604A Semiconductor integrated circuit device having power reduction mechanism_+++A_F_I_L_b+++.docx |
| 0 | 2000-04-21_JP2000114952A_发明专利_JP2000114952A Semiconductor integrated circuit_+++A_f+++.docx |
| 0 | 2000-07-18_US6091656A_发明授权_US6091656A Semiconductor integrated circuit device having a hierarchical power source configuration_+++A_b_f+++.docx |
| 0 | 1977-09-06_US4047059A_发明授权_US4047059A Comparator circuit.docx |
| 0 | 2001-05-22_US6236613B_发明授权_US06236613B1 Semiconductor integrated circuit device having a hierarchical power source configuration_+++F_G_L_e_m+++.docx |
| 0 | 2001-06-21_US2001004218A_发明申请_US20010004218A1 Semiconductor integrated circuit device having power reduction mechanism_+++A_B_I_J_L_M_c+++.docx |
| 0 | 2001-08-16_WO2001059290A_发明申请_WO01059290A1 INJECTOR WITH VARIABLE NEEDLE VALVE OPENING PRESSURE.docx |
| 0 | 2001-08-28_US6281711B_发明授权_US06281711B1 Semiconductor integrated circuit device having power reduction mechanism_+++a+++.docx |
| 0 | 2001-10-23_JP2001293926A_发明专利_JP2001293926A Printer, printer host, printer system having the same and memory medium containing operating program for printer host.docx |
| 0 | 2002-03-28_US2002036942A_发明申请_US20020036942A1 Semiconductor integrated circuit device having a hierarchical power source configuration_+++f_g+++.docx |
| 0 | 2002-04-04_WO2002026833A_发明申请_WO02026833A1 COMPOSITIONS AND METHODS FOR THE ENDOCYTIC PRESENTATION OF IMMUNOSUPPRESSIVE FACTORS.docx |
| 0 | 2002-07-04_US2002084804A_发明申请_US20020084804A1 Semiconductor integrated circuit device having power reduction mechanism_+++A_D_F_b_c_e_i_l+++.docx |
| 0 | 2003-03-06_US2003042965A_发明申请_US20030042965A1 Semiconductor device_+++A_D_F_J_b_c_e_k+++.docx |
| 0 | 2003-03-27_US2003058002A_发明申请_US20030058002A1 Semiconductor integrated circuit device having power reduction mechanism_+++A_b_j_k+++.docx |
| 0 | 2003-05-23_JP2003152096A_发明专利_JP2003152096A Semiconductor device_+++A_b_c_i_j_k+++.docx |
权利要求1
一种用于扩展信号比较电压范围的电路，所述电路包括：锁存电路； 响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点；以及受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围，其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器，其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子； 第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号；以及开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。
权利要求2
如权利要求1所述的电路，其特征在于，所述节点被偏置为低于接地的电压。
权利要求3
如权利要求1所述的电路，其特征在于，所述节点提供所述比较器的接地参考。
权利要求4
如权利要求3所述的电路，其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管；以及耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。
权利要求5
如权利要求1所述的电路，其特征在于，所述节点提供所述比较器的供电参考。
权利要求6
如权利要求5所述的电路，其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管；以及耦合至所述节点并响应于第二输入信号的第二晶体管， 其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。
权利要求7
一种用于扩展信号比较电压范围的电路，所述电路包括：锁存电路； 响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点；以及包括耦合至所述节点的电容器的受时钟控制电路，其中所述电容器响应于时钟信号而被选择性地充电，并且其中所述电容器选择性地偏置所述节点，其中所述受时钟控制电路包括：耦合在电源电压与接地之间的第一反相器，其中所述第一反相器响应于所述时钟信号并且其中所述第一反相器的输出耦合至所述电容器的第一端子； 第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号；以及开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。
权利要求8
如权利要求7所述的电路，其特征在于，所述电容器的第一端子选择性地耦合至接地并且其中所述电容器将所述节点偏置为小于接地的电压以扩展所述比较器的供电范围。
权利要求9
如权利要求7所述的电路，其特征在于，所述开关包括n型场效应晶体管。
权利要求10
一种用于扩展信号比较电压范围的方法，所述方法包括：响应于时钟信号来选择性地移位动态电路的接地参考的电压电平，其中所述动态电路耦合至受时钟控制升压电路，其中所述动态电路包括配置成响应于差分输入信号对而生成至锁存电路的输出的比较器，并且其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器，其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子； 第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号；以及开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。
权利要求11
如权利要求10所述的方法，其特征在于，所述比较器被配置成基于通过所述比较器的第一晶体管至所述接地参考的第一放电速率和通过所述比较器的第二晶体管至所述接地参考的第二放电速率来生成至所述锁存电路的所述输出，其中所述第一晶体管响应于在所述比较器处接收到的所述差分输入信号对的第一输入信号，并且其中所述第二晶体管响应于所述差分输入信号对的第二输入信号。
权利要求12
如权利要求10所述的方法，其特征在于，所述比较器经由具有动态电压的节点耦合至所述受时钟控制升压电路，并且所述方法进一步包括：在复位阶段期间将所述受时钟控制升压电路的电容器的第一端子耦合至电源电压并将所述电容器的第二端子耦合至接地以对所述电容器进行充电；以及在比较阶段期间将所述电容器的所述第一端子耦合至所述接地，其中所述电容器的所述第二端子耦合至所述节点以提供低于所述接地的电压电平作为给所述动态电路的所述接地参考。
权利要求13
一种用于推升差分信号对的共模电压的装置，所述装置包括：动态锁存式比较器，包括： 耦合成接收所述差分信号对的第一输入信号的第一晶体管，其中所述第一晶体管的源极耦合至具有动态电压的节点；以及耦合成接收所述差分信号对的第二输入信号的第二晶体管，其中所述第二晶体管的源极耦合至所述节点；以及包括耦合至所述节点的电容器的受时钟控制升压电路，其中所述电容器响应于时钟信号而被选择性地充电，其中所述电容器选择性地偏置所述节点以推升所述共模电压，并且其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器，其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至所述电容器的第一端子； 第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号；以及开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。
权利要求14
如权利要求13所述的装置，其特征在于，所述第一晶体管和所述第二晶体管是n型金属氧化物半导体(NMOS)晶体管，并且其中所述电容器通过将所述节点偏置为低于接地的电压来选择性偏置所述节点以推升所述共模电压。
权利要求15
如权利要求13所述的装置，其特征在于，所述第一晶体管和所述第二晶体管是p型金属氧化物半导体(PMOS)晶体管，并且其中推升所述共模电压包括将所述节点偏置为高于供电电压的电压。
权利要求16
一种用于扩展信号比较电压范围的设备，包括： 用于比较差分输入信号对的装置，所述用于比较的装置耦合至锁存电路并耦合至具有动态电压的节点；以及用于使用受时钟控制升压电路来偏置所述节点以扩展信号比较电压范围的装置，其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器，其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子； 第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号；以及开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。
权利要求17
如权利要求16所述的设备，其特征在于，偏置所述节点扩展所述用于比较的装置的供电范围。
权利要求18
如权利要求16所述的设备，其特征在于，所述节点提供所述用于比较的装置的接地参考或供电参考之一。
权利要求19
如权利要求18所述的设备，其特征在于，所述用于比较的装置包括：耦合至所述节点并响应于第一输入信号的第一晶体管；以及耦合至所述节点并响应于第二输入信号的第二晶体管， 其中所述用于比较的装置的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。