目标专利:4248用于通信总线的脉冲振幅调制(PAM)编码
专利公开号:CN116325673B
专利权人:高通股份有限公司
无效请求书提交日期:2027年
非显而易见性评估仅供参考,不构成法律建议。
| 编号 | 名称 |
|---|
一种集成电路(IC),包括;总线接口;耦合到通信总线;时钟源;耦合到所述总线接口;以及控制电路;被配置为;通过所述总线接口;在所述通信总线的时钟线上发送时钟信号;所述时钟信号来源于所述时钟源;并且其中嵌入有奇偶校验比特;在所述通信总线的数据线上发送脉冲振幅调制(PAM)数据信号;以及以至少三倍于所述时钟信号的频率的速率;针对传入信号采样所述数据线;其中所述时钟信号的一个周期被划分为三个时隙;在所述三个时隙中的每个时隙中;所述数据线以所述PAM数据信号的一个电压水平被驱动;并且所述控制电路被进一步配置为在所述三个时隙中的每个时隙内对所述数据线进行采样。
根据权利要求1所述的IC,其中所述控制电路被配置为;跨所述时钟源的单个时钟周期;提供八比特数据;和所述奇偶校验比特。
根据权利要求1所述的IC,其中所述总线接口被配置为;耦合到射频前端(RFFE)总线、系统功率管理接口(SPMI)总线或I3C总线中的一者。
根据权利要求2所述的IC,其中所述PAM数据信号包括每个时钟周期的六比特数据。
根据权利要求4所述的IC,其中除了所述奇偶校验比特之外;所述时钟信号还包括两比特数据。
根据权利要求1所述的IC,其中所述控制电路被配置为;使用三级PAM(PAM‑3)编码技术对所述PAM数据信号进行编码。
根据权利要求1所述的IC,其中所述控制电路被配置为;通过设置所述时钟信号的占空比;将所述奇偶校验比特编码到所述时钟信号中。
根据权利要求1所述的IC,其中所述总线接口包括单端总线接口。
根据权利要求1所述的IC,其中所述总线接口包括差分总线接口。
根据权利要求1所述的IC,所述IC被集成到设备中;所述设备选自由以下项组成的组中:机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板计算机、平板电话、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备、台式计算机、个人数字助理(PDA)、监控器、计算机监控器、电视、调谐器、无线电设备、卫星无线电设备、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD)播放器、便携式数字视频播放器、机动车、交通工具组件、航空电子系统、无人机和多轴飞行器。