A 包括

B 总线接口

C 耦合到通信总线

D 时钟源

E 耦合到所述总线接口

F 控制电路

G 被配置为

H 通过所述总线接口

I 在所述通信总线的时钟线上发送时钟信号

J 所述时钟信号来源于所述时钟源；并且中嵌入有奇偶校验比特

K 在所述通信总线的数据线上发送脉冲振幅调制（PAM）数据信号

L 以至少三倍于所述时钟信号的频率的速率

M 针对传入信号采样所述数据线

N 其中所述时钟信号的一个周期被划分为三个时隙

O 在所述三个时隙中的每个时隙中

P 所述数据线以所述PAM数据信号的一个电压水平被驱动

Q 所述控制电路被进一步配置为在所述三个时隙中的每个时隙内对所述数据线进行采样。