目标专利:4408GPU合成与DPU拓扑选择的并行化
专利公开号:CN117980988B
专利权人:高通股份有限公司
无效请求书提交日期:2027年
非显而易见性评估仅供参考,不构成法律建议。
| 编号 | 名称 |
|---|
一种用于显示处理的装置,包括;存储器;以及;至少一个处理器,其耦合到所述存储器并且被配置为;接收对在第一处理器和第二处理器处用于合成的多个应用层的指示;选择所述多个应用层中的用于在所述第一处理器处的尝试的合成的一个或多个第一应用层,以及所述多个应用层中的用于在所述第二处理器处的合成的一个或多个第二应用层;在选择所述多个应用层中的用于在所述第一处理器处的尝试的合成的所述一个或多个第一应用层之后,识别出所述一个或多个第一应用层中的至少一个第一应用层不支持由所述第一处理器用于合成;以及;将所述一个或多个第一应用层中的每个第一应用层发送给所述第一处理器用于合成,并且将所述一个或者多个第二应用层中每个第二应用层、以及不支持由所述第一处理器用于合成的所述至少一个第一应用层中的每个第一应用层发送给所述第二处理器用于合成,据此所述第一处理器和所述第二处理器能够并行地合成所述一个或多个第一应用层中的至少一些第一应用层以及所述一个或多个第二应用层中的至少一些第二应用层,并且不支持的所述至少一个第一应用层被配置为在所述一个或多个第二应用层之后被调度用于合成。
根据权利要求1所述的装置,其中,所述第一处理器是显示处理单元DPU,以及所述第二处理器是图形处理单元GPU。
根据权利要求2所述的装置,所述至少一个处理器进一步被配置为;识别用于在所述DPU和所述GPU处的合成的所述多个应用层的层优先级,其中,对用于在所述DPU处的尝试的合成的所述一个或多个第一应用层以及用于在所述GPU处的合成的所述一个或多个第二应用层的所述选择是基于所述层优先级的。
根据权利要求2所述的装置,其中,用于在所述DPU处的尝试的合成的所述一个或多个第一应用层对应于较高的层优先级,并且用于在所述GPU处的合成的所述一个或多个第二应用层对应于较低的层优先级。
根据权利要求4所述的装置,其中,对应于所述较高层优先级的所述一个或多个第一应用层中的至少一些第一应用层对应于以下各项中的至少一项:相机应用、游戏应用或高动态范围(HDR)视频应用。
根据权利要求4所述的装置,其中,与对应于所述较低层优先级的所述一个或多个第二应用层中的至少一些第二应用层相比,对应于所述较高层优先级的所述一个或多个第一应用层中的至少一些第一应用层与较大层大小或高优先级应用相对应。
根据权利要求2所述的装置,其中,对所述一个或多个第一应用层和所述一个或多个第二应用层的所述选择是基于所述多个应用层的顺序或排序的,并且用于在所述DPU处的尝试的合成的所述一个或多个第一应用层对应于较低的顺序或排序,并且用于在所述GPU处的合成的所述一个或多个第二应用层对应于较高的顺序或排序。
根据权利要求2所述的装置,其中,对所述一个或多个第一应用层和所述一个或多个第二应用层的所述选择与启发式过程或机器学习过程相关联。
根据权利要求2所述的装置,其中,对所述一个或多个第一应用层和所述一个或多个第二应用层的所述选择是基于在所述DPU和所述GPU处对所述多个应用层的至少一个先前合成。
根据权利要求2所述的装置,其中,所述一个或多个第二应用层中的至少一些第二应用层被预先指定用于在所述GPU处的合成。
根据权利要求2所述的装置,所述至少一个处理器进一步被配置为;将所述一个或多个第一应用层中的每个第一应用层发送给与所述DPU相关联的多个DPU叠加平面中的每个DPU叠加平面,并将所述一个或多个第二应用层中的每个第二应用层发送给与所述GPU相关联的GPU着色器。
根据权利要求11所述的装置,其中,所述一个或多个第一应用层到所述多个DPU叠加平面的传输与所述一个或多个第二应用层到所述GPU着色器的传输在时间上重叠。
根据权利要求11所述的装置,其中,所述多个DPU叠加平面对应于DPU合成的输出,并且所述GPU着色器对应于GPU合成的输出。
根据权利要求2所述的装置,其中,为了将不支持由所述第一处理器用于合成的所述至少一个第一应用层中的每个第一应用层发送给所述第二处理器,所述至少一个处理器进一步被配置为;将所述至少一个第一应用层中的每个第一应用层发送给GPU着色器用于在所述GPU处的合成。
根据权利要求1所述的装置,其中,所述装置是无线通信设备。