对比文件名称：发明专利_JPH09306164A Memory refresh system
目标专利名称：用于存储器的自刷新的方法及相关设备
模型名称：本次调用未指定具体模型名称，采用通用分析模型。
## 特征比对表格 ##
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：在所述存储器控制器处，接收对动态随机存取存储器DRAM的最新近的DRAM触发的自刷新循环的自刷新区间的剩余部分的指示，其中在所述睡眠操作模式期间所述DRAM的自刷新循环是至少部分地基于所述DRAM的自刷新区间来周期性地触发的，并且其中所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分小于所述自刷新区间<br>**判断结果：未公开** | 对比文件未提供相关内容。 | 目标专利的技术特征A核心在于，当存储器控制器从睡眠模式唤醒并切换回活跃的刷新模式时，需要从DRAM处获知“自刷新区间的剩余部分”。这个“剩余部分”是一个具体的时间量（小于完整间隔），用于精确调整唤醒后第一个刷新命令的触发时机，避免不必要的刷新，从而解决功耗和延迟问题（参见说明书[0008], [0025]）。<br>对比文件（JPH09306164A）描述的系统同样涉及在正常刷新（相当于目标专利的“刷新模式”）和自刷新之间切换。在从自刷新模式切换回正常模式时，对比文件提到需要一段“遅延時間（約100μsec）”（参见[0015]），并且当访问请求在自刷新模式期间到来时，系统会向内存控制器发出“Waiｔ信号”使其等待（参见[0044], [0064]）。然而，这段“延迟时间”或“等待时间”是一个固定的、预先设定的恢复时间，其作用是为了确保内存库（bank）从自刷新模式稳定地恢复到正常模式，防止数据损坏（参见[0015], [0031]）。这与目标专利中基于**上一次自刷新触发后实际经过的时间**所计算出的、可变的“剩余部分”在技术含义和作用上完全不同。目标专利的“剩余部分”用于精确同步刷新定时，避免冗余操作；对比文件的“延迟/等待”是模式切换所必需的安全稳定时间。本领域技术人员阅读对比文件后，无法毫无疑义地得出，也无法通过合理推断得出DRAM会向存储器控制器传送一个表示“自刷新区间剩余部分”的可变量信息。因此，技术特征A未被对比文件公开。 |
| **技术特征B**：在所述存储器控制器中，对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时<br>**判断结果：未公开** | 对比文件未提供相关内容。 | 技术特征B是特征A的后续动作，即存储器控制器在收到“剩余部分”指示后，对该剩余时间进行计时（倒计数）。<br>如特征A论述所述，对比文件未公开DRAM向存储器控制器传送“剩余部分”这一信息。因此，存储器控制器进行“对剩余部分计时”这一动作的前提不存在。对比文件中，在从自刷新模式返回时，内存控制器在收到“Wait信号”期间处于待机状态（参见[0044]），但这是一种被动的、固定时长的等待，并非基于一个接收到的可变时间值进行的主动“计时”操作。两者技术手段和作用均不同。因此，技术特征B未被对比文件公开。 |
| **技术特征C**：响应于对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时而从所述存储器控制器触发所述DRAM中的初始刷新循环<br>**判断结果：未公开** | 对比文件未提供相关内容。 | 技术特征C是特征B的最终目的，即计时完成后触发一个初始刷新循环，从而无缝衔接DRAM的自刷新调度和存储器控制器的刷新调度。<br>由于对比文件未公开特征A和B，因此也不存在基于“剩余部分计时”来触发“初始刷新循环”的技术方案。对比文件中，在等待期（由Wait信号指示）结束后，内存控制器恢复正常的访问和刷新操作（参见[0065]），其触发刷新是基于正常的刷新间隔P1（参见[0037]），而非一个为了同步而特别计算的“初始”刷新循环。因此，技术特征C未被对比文件公开。 |
| **技术特征D**：对所述存储器控制器的空闲时段计时<br>**判断结果：未公开** | 对比文件[0050]-[0052]：“タイマ３１３は、メモリ・バンク３０１への最後のアクセスからの経過時間を計時するために設けられている。”（定时器313是为了对从内存库301的最后一次访问起经过的时间进行计时而设置的。） | 目标专利的技术特征D“对存储器控制器的空闲时段计时”，其具体实施在说明书[0022]中体现为“话务空闲定时器110”，用于监测DRAM上的访问空闲情况，以决定存储器控制器自身是否应从活跃模式进入睡眠模式（即从刷新模式切换到自刷新模式）。其作用对象和决策目标是**存储器控制器的操作模式**。<br>对比文件中的定时器313（Timer 313）确实也对“从最后一次访问起经过的时间”进行计时（参见[0050]）。然而，其作用对象是**每个独立的内存库（bank）**，决策目标是根据单个内存库的访问频率，动态地决定**该内存库**应使用正常刷新还是切换到自刷新模式（参见[0029], [0055]）。这与目标专利中监测整个存储器控制器（或整个DRAM设备）的总体活动以控制其睡眠/唤醒模式在技术问题、作用对象和达到的效果上均不相同。因此，虽然都涉及“计时”，但所解决的技术问题和技术方案实质不同，本领域技术人员不能从对比文件中毫无疑义地得出“对存储器控制器的空闲时段计时”这一特征。因此，技术特征D未被直接公开。同时，由于作用对象和目的不同，本领域技术人员也无法通过简单推理从“对内存库访问空闲计时”必然地、合理地推断出“对存储器控制器的空闲时段计时”。因此，技术特征D也未被隐含公开。 |
| **技术特征E**：以及响应于对所述空闲时段的计时超过阈值，而将所述存储器控制器从所述活跃操作模式转换回到所述睡眠操作模式。<br>**判断结果：未公开** | 对比文件[0054]：“タイマ３１３がＥｘｐｉｒｅ信号を出力している間、すなわちメモリ・バンク３０１への最後のアクセスから第１の所定時間Ｔ１が経過した後は、…メモリ・コントローラ２００からのメモリ・リフレッシュ要求は遮断されるため、ノーマル・リフレッシュは実行されなくなる。”（在定时器313输出Expire信号期间，即从内存库301的最后一次访问起第一规定时间T1经过后，…来自内存控制器200的内存刷新请求被阻断，因此正常刷新不再执行。）以及[0063]描述了基于Expire信号切换到自刷新模式。 | 技术特征E是特征D的后续动作，即根据空闲计时结果，控制存储器控制器在活跃（刷新）模式和睡眠（自刷新）模式之间转换。<br>对比文件中，当定时器313超时（输出Expire信号）时，确实会触发系统从正常刷新模式切换到自刷新模式（参见[0063]）。然而，如特征D所述，这个切换的决策是基于**单个内存库的访问空闲**，并且切换的结果是**该内存库**的刷新控制源从外部内存控制器变为内部自刷新电路。对比文件并未描述内存控制器200本身有“活跃操作模式”和“睡眠操作模式”这两种电源状态或全局操作状态。在对比文件的系统中，即使某个内存库进入了自刷新模式，内存控制器200仍然可能在工作，为其他未被切换的内存库提供服务。这与目标专利中整个存储器控制器进入睡眠模式以节省SoC功耗的场景（参见说明书[0007]）有本质区别。因此，对比文件公开的“模式切换”在技术实质和作用上不同于目标专利的“存储器控制器操作模式转换”。技术特征E未被对比文件公开。 |
| **技术特征F**：进一步包括：其中在所述存储器控制器处接收对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分的所述指示包括从所述DRAM中的寄存器读取所述指示。<br>**判断结果：未公开** | 对比文件未提供相关内容。 | 技术特征F限定了接收“剩余部分”指示的具体实现方式——从DRAM中的寄存器（如模式寄存器140）读取。<br>如特征A所述，对比文件根本未公开DRAM向存储器控制器传送“剩余部分”这一信息交互。因此，更无从谈起通过“读取寄存器”这种方式来实现该交互。对比文件中内存控制器与内存库之间的通信主要通过控制信号线（如RAS, CAS, Wait信号）进行，未提及使用寄存器来传递此类定时信息。因此，技术特征F未被对比文件公开。 |
| **技术特征G**：进一步包括：在所述初始刷新循环的触发之后，根据刷新区间来周期性地触发所述DRAM的附加的存储器控制器触发的刷新循环。<br>**判断结果：《直接公开》** | 对比文件[0037]：“このノーマル・リフレッシュ回路２００−Ａは、所定の周期（第１の時間間隔Ｐ１）でノーマル・リフレッシュ・サイクルを与えるための機能モジュールを備えており、第１の時間間隔Ｐ１（通常は約１５μsec）毎に、各メモリ・バンクに対して、ＣＡＳビフォアＲＡＳ形式のメモリ・リフレッシュ要求を供給するようになっている。”（该正常刷新电路200-A具备以规定周期（第一时间间隔P1）提供正常刷新周期的功能模块，构成为每隔第一时间间隔P1（通常约15μsec），向各内存库提供CAS before RAS形式的内存刷新请求。）<br>对比文件[0054]：“（１）タイマ３１３がＥｘｐｉｒｅ信号を出力していない間、すなわちメモリ・バンク３０１への最後のアクセスから第１の所定時間Ｔ１が経過していない間は、メモリ・コントローラ２００からの−ＲＡＳ／ＣＡＳ信号をメモリ・バンク３０１に供給する。この結果、メモリ・コントローラ２００が発行するＣＡＳビフォアＲＡＳ形式のメモリ・リフレッシュ要求がそのままメモリ・バンク３０１に伝えられる。”（（1）在定时器313未输出Expire信号期间，即从内存库301的最后一次访问起第一规定时间T1未经过期间，将来自内存控制器200的-RAS/CAS信号供给至内存库301。其结果，内存控制器200发出的CAS before RAS形式的内存刷新请求被直接传送到内存库301。） | 目标专利的技术特征G描述的是，在完成了基于剩余时间触发的“初始刷新循环”之后，存储器控制器便按照常规的“刷新区间”周期性地触发后续的刷新循环。这实质上就是存储器控制器在正常（活跃）操作模式下的标准刷新行为。<br>对比文件明确公开了其“正常刷新”（ノーマル・リフレッシュ）模式：内存控制器200内的正常刷新电路200-A以固定的时间间隔P1周期性地生成刷新请求（CAS before RAS形式），并通过选择器314在特定条件下（即定时器未超时，内存库处于正常刷新模式时）将这些请求传送给内存库301，从而周期性地触发刷新操作（参见[0037], [0054]）。这完全对应于目标专利中“根据刷新区间来周期性地触发所述DRAM的附加的存储器控制器触发的刷新循环”。两者在技术手段（周期性定时触发）、作用（在控制器管理下维持DRAM数据）上完全相同。因此，技术特征G被对比文件直接公开。 |
| **技术特征H**：其中，所述刷新区间等于所述自刷新区间。<br>**判断结果：未公开** | 对比文件[0039]：“一般に、セルフ・リフレッシュ・サイクルである第２の時間間隔Ｐ２は、ノーマル・リフレッシュ・サイクルである第１の時間間隔Ｐ１よりも長い。”（通常，作为自刷新周期的第二时间间隔P2，比作为正常刷新周期的第一时间间隔P1要长。） | 技术特征H限定了存储器控制器管理的“刷新区间”与DRAM自刷新时的“自刷新区间”相等。<br>对比文件明确教导了相反的内容：自刷新间隔P2比正常刷新间隔P1要长（参见[0039]）。这正是其实现低功耗的一个关键点，因为自刷新可以以更慢的速度进行（参见[0011]）。因此，对比文件不仅没有公开“刷新区间等于自刷新区间”，反而公开了二者不相等（P2 > P1）。因此，技术特征H未被对比文件公开。 |
| **技术特征I**：进一步包括：响应于对所述DRAM的温度的指示而减小所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分。<br>**判断结果：未公开** | 对比文件未提供相关内容。 | 技术特征I涉及根据温度信息动态调整刷新定时（剩余部分），这是目标专利中一个优化特征，用于应对温度升高导致DRAM电荷泄漏加快的情况（参见说明书[0025]-[0026]）。<br>对比文件全文均未提及温度对刷新操作的影响，也未提及任何根据温度调整刷新间隔或相关定时参数的机制。因此，本领域技术人员无法从对比文件中得出或推断出该特征。技术特征I未被对比文件公开。 |
<<<G>>>