对比文件名称：发明专利_JP2006344257A Semiconductor storage device and information processing system
目标专利名称：用于存储器的自刷新的方法及相关设备
模型名称：GPT-4
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：在所述存储器控制器处，接收对动态随机存取存储器DRAM的最新近的DRAM触发的自刷新循环的自刷新区间的剩余部分的指示，其中在所述睡眠操作模式期间所述DRAM的自刷新循环是至少部分地基于所述DRAM的自刷新区间来周期性地触发的，并且其中所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分小于所述自刷新区间 | 对比文件[2]段落：“また、図９（Ｂ）に示すように、図９（Ａ）に示した情報処理システム９１において、そのシステムレベルでの動作状態がアクティブ状態から待機状態（スタンバイ状態）になる場合には、プロセッサ９３は半導体記憶装置１に対してセルフリフレッシュイネーブルコマンドＳＲＥＦＥＮ ＣＭＤをエントリし（９８）、半導体記憶装置１の動作モードをセルフリフレッシュモード（９６）とするよう制御する。 また、システムレベルでの動作状態が待機状態からアクティブ状態になる場合には、プロセッサ９３は半導体記憶装置１に対して外部リフレッシュコマンドＥｘＲＥＦ ＣＭＤをエントリし（９９）、半導体記憶装置１の動作モードを外部リフレッシュモード（９７）とするよう制御する。”<br>译：另外，如图9（B）所示，在图9（A）所示的信息处理系统91中，当其系统级操作状态从活跃状态变为待机状态（备用状态）时，处理器93向半导体存储装置1输入自刷新使能命令SREFEN CMD（98），控制半导体存储装置1的操作模式为自刷新模式（96）。此外，当系统级操作状态从待机状态变为活跃状态时，处理器93向半导体存储装置1输入外部刷新命令ExREF CMD（99），控制半导体存储装置1的操作模式为外部刷新模式（97）。 | **《未公开》** 目标专利特征A的核心在于：当存储器控制器（MC）从睡眠模式唤醒，进入活跃模式时，需要从DRAM接收一个指示，该指示是关于“最新近的DRAM触发的自刷新循环的自刷新区间的剩余部分”。其目的是让MC知道在它睡眠期间，DRAM自己管理的最后一次自刷新循环已经过去了多久（还剩多少时间），从而避免MC一醒来就立即触发一个不必要的刷新循环，实现刷新定时器的同步。对比文件公开了系统在待机（可对应于睡眠）和活跃状态之间切换时，由处理器（可对应于存储器控制器）向DRAM发送命令来切换其刷新管理模式（自刷新模式或外部刷新模式）。然而，对比文件完全没有提及在从自刷新模式（待机状态）切换回外部刷新模式（活跃状态）时，DRAM需要向控制器（处理器/存储器控制器）**通知**关于最后一次自刷新循环的**剩余时间**或任何定时信息。对比文件中模式切换的触发完全依赖于控制器发出的命令（SREFEN CMD或ExREF CMD），没有任何关于DRAM向控制器反馈其内部自刷新定时器状态（如剩余部分）的记载或暗示。因此，本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出技术特征A。 |
| **技术特征B**：在所述存储器控制器中，对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时 | 对比文件[2]段落：“リフレッシュタイマー３は、カウンタ等の計測手段を用いて時間を計測し、所定期間が経過する毎にセルフリフレッシュ（内部リフレッシュ）信号ＳＲＥＦをチップ制御回路４に出力する。”<br>译：刷新定时器3使用计数器等测量手段来测量时间，每当经过预定期间时，将自刷新（内部刷新）信号SREF输出到芯片控制电路4。 | **《未公开》** 目标专利特征B是特征A的后续动作，即在MC收到DRAM提供的自刷新区间剩余部分指示后，MC内部的定时器（如刷新定时器115）需要根据这个**具体的剩余部分**进行倒计时。对比文件确实公开了DRAM内部有一个刷新定时器3，它会计时并在固定间隔后触发自刷新请求。但是，这个计时器是DRAM**内部**用于管理其**自身**的自刷新调度的，其计时周期是完整的、预设的“所定期間”。对比文件完全没有公开或暗示存在一个位于**存储器控制器侧**（或信息处理系统中对应控制器功能的部分）的定时器，会接收来自DRAM的关于**上一次自刷新循环剩余时间**的信息，并**基于这个非完整的、可变的剩余时间**来启动计时。因此，技术特征B未被公开。 |
| **技术特征C**：响应于对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时而从所述存储器控制器触发所述DRAM中的初始刷新循环 | 对比文件[2]段落：“また、システムレベルでの動作状態が待機状態からアクティブ状態になる場合には、プロセッサ９３は半導体記憶装置１に対して外部リフレッシュコマンドＥｘＲＥＦ ＣＭＤをエントリし（９９）、半導体記憶装置１の動作モードを外部リフレッシュモード（９７）とするよう制御する。”<br>译：此外，当系统级操作状态从待机状态变为活跃状态时，处理器93向半导体存储装置1输入外部刷新命令ExREF CMD（99），控制半导体存储装置1的操作模式为外部刷新模式（97）。 | **《未公开》** 目标专利特征C是特征B的结果，即MC在根据DRAM提供的剩余时间完成倒计时后，触发DRAM中的一个“初始”刷新循环。这个“初始”循环的定时是由剩余部分决定的，而非完整的刷新区间，目的是避免重复刷新。对比文件公开了在系统从待机（自刷新模式）回到活跃状态时，处理器（控制器）会向DRAM发送一个外部刷新命令ExREF CMD，以命令DRAM进入外部刷新模式。然而，对比文件没有描述这个外部刷新命令ExREF CMD的发送时机是**基于DRAM自刷新定时的剩余部分**。发送ExREF CMD的触发条件在对比文件中是系统状态的变化（待机到活跃），而非一个与DRAM内部定时同步的倒计时过程。因此，对比文件公开的是一种基于系统事件的、无同步的刷新模式切换命令触发，而非目标专利中基于同步定时信息的、精确触发的“初始刷新循环”。技术特征C未被公开。 |
| **技术特征D**：对所述存储器控制器的空闲时段计时 | 对比文件[2]段落：“リフレッシュタイマー３は、カウンタ等の計測手段を用いて時間を計測し、所定期間が経過する毎にセルフリフレッシュ（内部リフレッシュ）信号ＳＲＥＦをチップ制御回路４に出力する。”<br>译：刷新定时器3使用计数器等测量手段来测量时间，每当经过预定期间时，将自刷新（内部刷新）信号SREF输出到芯片控制电路4。 | **《隐含公开》** 目标专利特征D涉及对存储器控制器的空闲时段进行计时，以决定何时进入睡眠模式（如目标专利图1的话务空闲定时器110）。对比文件没有明确记载一个名为“空闲定时器”的模块。然而，对比文件在描述系统状态切换（图2、图9）时，隐含了系统（或处理器）需要判断何时从活跃状态进入待机（睡眠）状态。这种判断通常基于系统活动水平，而监测活动水平（即空闲时段）是本领域实现电源管理（如进入自刷新模式以省电）的常规技术手段。虽然对比文件未明确其具体实现，但本领域技术人员为了根据“系统レベルでの動作状態”进行模式切换，完全有可能且合理地会采用对空闲时段进行计时的技术。因此，该技术特征被对比文件隐含公开。 <<<d>>> |
| **技术特征E**：以及<br>响应于对所述空闲时段的计时超过阈值，而将所述存储器控制器从所述活跃操作模式转换回到所述睡眠操作模式。 | 对比文件[2]段落：“また、図９（Ｂ）に示すように、図９（Ａ）に示した情報処理システム９１において、そのシステムレベルでの動作状態がアクティブ状態から待機状態（スタンバイ状態）になる場合には、プロセッサ９３は半導体記憶装置１に対してセルフリフレッシュイネーブルコマンドＳＲＥＦＥＮ ＣＭＤをエントリし（９８）、半導体記憶装置１の動作モードをセルフリフレッシュモード（９６）とするよう制御する。”<br>译：另外，如图9（B）所示，在图9（A）所示的信息处理系统91中，当其系统级操作状态从活跃状态变为待机状态（备用状态）时，处理器93向半导体存储装置1输入自刷新使能命令SREFEN CMD（98），控制半导体存储装置1的操作模式为自刷新模式（96）。 | **《隐含公开》** 目标专利特征E是特征D的延续，即当空闲计时超过阈值时，触发从活跃模式到睡眠模式的转换。对比文件明确记载了当系统级操作状态从“アクティブ状態”（活跃状态）变为“待機状態（スタンバイ状態）”（待机/备用状态）时，会触发向自刷新模式的转换。虽然对比文件未明确说明这种状态变化的具体判断逻辑（如基于空闲计时阈值），但“活跃状态”到“待机状态”的转换本身就是一种操作模式的切换。本领域技术人员为了实现这种基于系统活动性的模式切换，必然会设置一个判断机制，而“响应于空闲时段计时超过阈值”是实现该判断的最直接、常规的技术手段。因此，可以合理推断对比文件隐含了该技术特征。 <<<e>>> |
| **技术特征F**：进一步包括：<br>其中在所述存储器控制器处接收对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分的所述指示包括从所述DRAM中的寄存器读取所述指示。 | 对比文件[2]段落：“コンフィグレーションレジスタ２は、半導体記憶装置１の動作モード（動作状態）を設定するレジスタである。”<br>译：配置寄存器2是设定半导体存储装置1的操作模式（操作状态）的寄存器。 | **《未公开》** 目标专利特征F限定了接收自刷新区间剩余部分指示的具体方式：从DRAM中的寄存器读取。对比文件公开了DRAM（半导体存储装置1）中存在配置寄存器2，用于设置操作模式。然而，该寄存器用于“設定”（设定）模式，而非用于存储并向控制器“反馈”动态的定时信息（如自刷新剩余时间）。目标专利中使用的模式寄存器140（或类似寄存器）用于在模式切换时传递精确的定时状态，以实现同步。对比文件完全没有记载或暗示DRAM中存在任何寄存器用于存储自刷新定时器的剩余值，并供外部控制器读取。因此，技术特征F未被公开。 |
| **技术特征G**：进一步包括：<br>在所述初始刷新循环的触发之后，根据刷新区间来周期性地触发所述DRAM的附加的存储器控制器触发的刷新循环。 | 对比文件[2]段落：“外部リフレッシュモードは、同期モードで、かつメモリセルアレイ８でのリフレッシュ動作を半導体記憶装置１外部からの外部リフレッシュコマンド（ExREF CMD）に基づいて実行する動作モードである。 この外部リフレッシュモードでは、外部リフレッシュコマンドのみによってメモリセルアレイ８でのリフレッシュ動作が行われ、外部リフレッシュコマンド以外の要求によるリフレッシュ動作、例えばセルフリフレッシュ動作が行われることはない。”<br>译：外部刷新模式是同步模式，并且是根据从半导体存储装置1外部输入的外部刷新命令（ExREF CMD）来执行存储单元阵列8中的刷新操作的操作模式。在该外部刷新模式中，存储单元阵列8中的刷新操作仅通过外部刷新命令来执行，不会执行由外部刷新命令以外的请求引起的刷新操作，例如自刷新操作。 | **《直接公开》** 目标专利特征G描述了在由MC触发的初始刷新循环之后，MC按照固定的刷新区间周期性地触发后续的刷新循环。对比文件明确定义了“外部刷新模式”，在该模式下，DRAM的刷新操作完全由来自外部（即存储器控制器或处理器）的“外部刷新命令ExREF CMD”触发。虽然没有明确说明这些外部刷新命令是否是“周期性”发出的，但为了使DRAM在外部刷新模式下正常工作，避免数据丢失，外部控制器必须按照所需的刷新间隔（即刷新区间）周期性地向DRAM发送刷新命令。这是DRAM外部刷新管理的必然要求和常规操作。因此，本领域技术人员能够毫无疑义地从对比文件公开的“外部刷新模式”及其定义中，得出存储器控制器需要根据刷新区间来周期性地触发刷新循环这一技术方案。 <<<G>>> |
| **技术特征H**：其中，所述刷新区间等于所述自刷新区间。 | 对比文件[2]段落：“リフレッシュタイマー３は、カウンタ等の計測手段を用いて時間を計測し、所定期間が経過する毎にセルフリフレッシュ（内部リフレッシュ）信号ＳＲＥＦをチップ制御回路４に出力する。”<br>以及关于外部刷新模式的管理，如前文特征G引用部分。 | **《隐含公开》** 目标专利特征H限定了由MC管理的刷新区间与DRAM自管理的自刷新区间相等。对比文件分别公开了：1) DRAM内部的自刷新由刷新定时器3基于一个“所定期間”（预定期间）触发；2) 在外部刷新模式下，由外部控制器管理刷新。为了确保DRAM中的数据无论在哪种模式下都能以相同的频率得到刷新，从而保持数据完整性的一致性，将外部控制器管理的刷新间隔设置为与DRAM内部自刷新定时器使用的间隔相同，是本领域最直接、常规的设计选择。本领域技术人员在实施对比文件所公开的两种刷新管理模式时，为了避免因刷新频率不同可能导致的数据风险，完全有可能且合理地会将两者设定的刷新间隔（刷新区间）设置为相等。因此，该技术特征被对比文件隐含公开。 <<<h>>> |
| **技术特征I**：进一步包括：<br>响应于对所述DRAM的温度的指示而减小所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分。 | 无相关记载。 | **《未公开》** 目标专利特征I涉及根据温度调整自刷新区间的剩余部分。其目的是在温度升高时加快刷新频率（即减小剩余等待时间），以应对高温下DRAM电容器电荷泄漏加快的问题。对比文件全文没有任何关于根据温度来调整刷新定时（无论是完整的刷新区间还是剩余部分）的记载或暗示。对比文件解决的问题是提高访问速度（通过外部刷新模式减少访问延迟），而非应对温度变化对数据保持时间的影响。因此，本领域技术人员无法从对比文件中得出或推断出该技术特征。 |
<<<G>>><<<d>>><<<e>>><<<h>>>