对比文件名称：发明授权_CN101842994B 无表面声波接收器中的退化无源混波器
目标专利名称：131相移混频器
模型名称：GPT-4
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：多个混频电路，其被配置为生成多个频率变换信号《直接公开》 | 说明书第[0025]段：“无源混波器29包含两个交叉耦合的无源切换核心48与49及四个新颖退化阻抗元件50到53。...第一无源切换核心48包含四个场效应晶体管(FET)70到73，且第二无源切换核心49包含FET 74到77。这些FET如图5中所图解阐释那样互连。” | 对比文件图5及对应描述公开了无源混波器29，其包含两个切换核心48、49，每个核心由四个FET（70-73，74-77）构成。这些FET在本地振荡器信号控制下，对RF输入信号进行下变频，生成I和Q路径的频率变换信号（输出到TIA 30）。因此，多个混频电路（即切换核心48、49及其内部的晶体管电路）被配置为生成多个频率变换信号，被直接公开。 |
| **技术特征B**：所述多个混频电路中的至少一个混频电路被配置有多个路径，每个路径表示一种线性模式，所述多个路径包括：高线性模式的第一路径，其被配置有第一金属氧化物半导体电阻器《未公开》 | 说明书第[0040]段：“根据另一新颖方面，图5的接收器是可支持两个操作模式的多模式接收器。...退化阻抗元件50到53中的每一者均包含两个此类电阻器及一个此类FET，其中FET允许可对退化阻抗元件的总阻抗进行编程。” | 对比文件公开了退化阻抗元件50-53是可编程的，包含两个电阻和一个FET开关，以支持两种操作模式（对应不同的性能参数，如线性度）。然而，这些退化阻抗元件（Zdeg）是独立于混频电路（切换核心48、49）之外的、串联在LNA输出与混频器输入之间的分立阻抗元件。它们并非“混频电路被配置有的多个路径”，也不是“高线性模式的第一路径”。在目标专利中，第一金属氧化物半导体电阻器是集成在混频器内部路径中的受LO控制的开关元件（参见图17A中的1712、1722、1732），其作用是根据线性模式调整混频器自身阻抗以匹配基带滤波器。而对比文件的Zdeg是位于混频器外部的、为优化整体接收器噪声和线性度而设置的可编程衰减/阻抗匹配网络，两者技术手段、所处位置及解决的具体问题不同。因此，该特征未被直接或隐含公开。 |
| **技术特征C**：以及低线性模式的第二路径，其被配置有第二金属氧化物半导体电阻器和第一线性模式开关，所述第一金属氧化物半导体电阻器和所述第二金属氧化物半导体电阻器是由本地振荡信号控制的《未公开》 | 同上，第[0040]段。图10A-10G示出了退化阻抗元件的多种实现方式，例如包含电阻和MOSFET开关。 | 对比文件确实公开了包含电阻和MOSFET开关的阻抗元件（例如图10C、10D），且其阻抗值可切换以对应不同模式（可类比于不同线性度要求）。然而，这些元件同样不是“混频电路”内部的“路径”。更重要的是，对比文件的这些电阻和开关并非“由本地振荡信号控制的”。对比文件中，控制开关FET的是指示操作模式的“数字控制信号”（见第[0040]段），而本地振荡信号（LO）是用于驱动混频器核心（FET 70-77）进行频率变换的。目标专利中明确限定MOS电阻器“是由本地振荡信号控制的”（参见说明书第[0093]段及图17A中标记1740的“LO-controlled MOS resistors”），这意味着这些MOS器件在LO信号驱动下作为开关工作，是混频功能的一部分。对比文件的Zdeg元件中的开关不受LO控制，作用完全不同。因此，该特征未被直接或隐含公开。 |
| **技术特征D**：以及多个组合电路，其被配置为对所述多个频率变换信号进行组合以生成差分基带输出信号。《直接公开》 | 说明书第[0026]段：“TIA30的第一部分从第一无源切换核心48的差动输出引线62及63接收差动信号。...TIA 30的第二部分从第二无源切换核心49的差动输出引线68及69接收差动信号。”图5显示了切换核心48、49的差动输出分别连接到TIA 30的I和Q部分。 | 对比文件中的跨阻抗放大器及基带滤波器（TIA）30接收来自两个混频核心（48,49）的差动输出信号（即频率变换信号），并进行放大和滤波，最终在输出引线58、59和64、65上生成差分基带输出信号（I+, I-, Q+, Q-）。TIA 30起到了对信号进行处理（放大、滤波）和输出的作用，本领域技术人员可以理解其内部包含必要的组合（如求和、阻抗转换）电路以生成最终的差分基带输出。因此，被配置为对频率变换信号进行组合以生成差分基带输出信号的“多个组合电路”被直接公开。 |
| **技术特征E**：所述至少一个混频电路是全球移动通信系统(GSM)无SAW收发机的辅助混频器。《隐含公开》 | 说明书第[0003]-[0004]段：“所述所揭示的实施例涉及具有无源混波器的低噪声无表面声波接收器。...期望可在不使用成本稍高且大的SAW装置的情况下，实现充足性能的蜂窝式电话接收器。”第[0022]段：“在此实例中，行动通信装置20是使用WCDMA蜂窝式电话通信协议的蜂窝式电话。” | 对比文件明确其技术领域涉及“无表面声波（SAW-less）接收器”（见第[0003]段），并旨在用于蜂窝电话（见第[0022]段提及WCDMA）。虽然实施例以WCDMA为例，但无SAW接收器架构同样可应用于GSM系统，这对于本领域技术人员而言是公知常识。此外，对比文件的混频器（29）在接收链中用于下变频，其性质是“无源混波器”。在目标专利的上下文中，“辅助混频器”是相对于“主混频器”而言，用于相位校正。虽然对比文件的混频器并非专用于相位校正的“辅助混频器”，但其作为无SAW接收器中的核心下变频组件，本领域技术人员可以理解，在需要构建一个完整的GSM无SAW收发机时，这样的混频电路是必然存在的组成部分。因此，该特征被隐含公开。 |
| **技术特征F**：所述第一线性模式开关是由低线性模式信号控制的金属氧化物半导体开关。《未公开》 | 第[0040]段：“提供其数字值指示当前操作模式的数字控制信号。所述数字控制信号控制FET开关...” | 对比文件公开了用FET开关（金属氧化物半导体开关）来切换阻抗，且该开关由指示操作模式的“数字控制信号”控制。然而，如前述，此开关位于混频器外部的退化阻抗元件中，并非目标专利中定义的“第一线性模式开关”。目标专利中的“第一线性模式开关”是集成在混频器内部、用于选择“低线性模式路径”的开关（见图17A中的1714），其控制信号是特定的“低线性模式信号”。两者控制信号来源、作用对象和电路角色均不同。因此，该特征未被公开。 |
| **技术特征G**：所述多个路径还包括：中等线性模式的第三路径，其被配置有第三金属氧化物半导体电阻器和第二线性模式开关，所述第三金属氧化物半导体电阻器也是由所述本地振荡信号控制的。《未公开》 | 无相应公开内容。 | 对比文件未公开混频器内部具有代表“中等线性模式”的第三路径，也未公开由LO控制的、配置在该路径中的第三金属氧化物半导体电阻器和第二线性模式开关。因此，该特征未被公开。 |
| **技术特征H**：所述第二线性模式开关是由中等线性模式信号控制的金属氧化物半导体开关。《未公开》 | 无相应公开内容。 | 对比文件未公开“中等线性模式信号”或其控制的金属氧化物半导体开关。因此，该特征未被公开。 |
| **技术特征I**：所述多个混频电路被配置为接收差分本地振荡器信号和差分RF输入信号，所述差分本地振荡器信号包括正差分本地振荡器信号和负差分本地振荡器信号，以及所述差分RF输入信号包括正差分RF输入信号和负差分RF输入信号。《直接公开》 | 图5示出了无源混波器29的输入：来自LNA 28的差动输出VRF+和VRF-（即差分RF输入）；以及驱动切换核心48、49的本地振荡器信号（图中标注为ILO+, ILO-, QLO+, QLO-等，应为差分形式）。说明书第[0030]段也提及了信号ILO+及ILO-。 | 对比文件图5明确显示了混频器接收来自LNA 28的差动（差分）RF输入信号（VRF+, VRF-）。同时，本地振荡器信号以ILO+, ILO-等形式示出，表明其也是差分信号。因此，混频电路被配置为接收差分LO信号和差分RF输入信号的特征被直接公开。 |
| **技术特征J**：所述多个混频电路包括第一混频电路、第二混频电路、第三混频电路和第四混频电路，所述多个混频电路被配置为将所述差分本地振荡器信号与所述差分RF输入信号进行混频，以生成包括第一频率变换信号、第二频率变换信号、第三频率变换信号和第四频率变换信号的所述多个频率变换信号。《直接公开》 | 图5及第[0025]-[0026]段：无源切换核心48和49各包含4个FET（70-73，74-77）。这些FET交叉连接，构成了将差分LO与差分RF进行混频的电路。核心48和49各自的差动输出（62/63，68/69）即为混频后产生的频率变换信号。 | 对比文件的每个无源切换核心（48或49）实质上是一个双平衡混频器结构，其内部通常包含四个开关晶体管（FET）。本领域技术人员从图5的连接方式可以毫无疑义地确定，这四个晶体管构成了一个完整的混频单元，接收差分LO和差分RF，并产生差分的频率变换输出。因此，将多个混频电路具体划分为四个混频电路（对应于四个开关晶体管或由其构成的功能单元），并执行所述混频操作以生成多个频率变换信号，已被直接公开。 |
| **技术特征K**：所述第一混频电路被配置为将所述正差分本地振荡器信号和正差分RF输入信号进行混频，以生成所述第一频率变换信号。《隐含公开》 | 图5显示了FET 70的栅极接收ILO+，源极连接至输入引线54（通过退化阻抗50与VRF+相连）。其漏极连接至输出引线62。 | 从图5的电路连接可以推断，FET 70在ILO+为高时导通，将输入引线54（承载来自VRF+的信号）连接到输出引线62。因此，FET 70构成了一个混频单元，其将正差分LO信号（ILO+）与正差分RF输入信号（通过退化阻抗50来自VRF+）进行混频，在输出引线62上产生信号成分。这符合对“第一混频电路”及其功能的描述。因此，该特征被隐含公开。 |
| **技术特征L**：所述第二混频电路被配置为将所述负差分本地振荡器信号和正差分RF输入信号进行混频，以生成所述第二频率变换信号。《隐含公开》 | 图5显示了FET 71的栅极接收ILO-，源极连接至输入引线54（通过退化阻抗50与VRF+相连）。其漏极连接至输出引线63。 | 同理，FET 71在ILO-为高时导通，将输入引线54（承载来自VRF+的信号）连接到输出引线63。因此，FET 71构成了一个混频单元，其将负差分LO信号（ILO-）与正差分RF输入信号进行混频，在输出引线63上产生信号成分。因此，该特征被隐含公开。 |
| **技术特征M**：所述第三混频电路被配置为将所述负差分本地振荡器信号和负差分RF输入信号进行混频，以生成所述第三频率变换信号。《隐含公开》 | 图5显示了FET 72的栅极接收ILO-，源极连接至输入引线55（通过退化阻抗51与VRF-相连）。其漏极连接至输出引线62。 | FET 72在ILO-为高时导通，将输入引线55（承载来自VRF-的信号）连接到输出引线62。因此，FET 72将负差分LO信号（ILO-）与负差分RF输入信号（来自VRF-）进行混频，其输出贡献给输出引线62上的信号。因此，该特征被隐含公开。 |
| **技术特征N**：所述第四混频电路被配置为接收所述正差分本地振荡器信号和负差分RF输入信号，以生成所述第四频率变换信号。《隐含公开》 | 图5显示了FET 73的栅极接收ILO+，源极连接至输入引线55（通过退化阻抗51与VRF-相连）。其漏极连接至输出引线63。 | FET 73在ILO+为高时导通，将输入引线55（承载来自VRF-的信号）连接到输出引线63。因此，FET 73将正差分LO信号（ILO+）与负差分RF输入信号（来自VRF-）进行混频，其输出贡献给输出引线63上的信号。因此，该特征被隐含公开。 |
| **技术特征O**：所述多个组合电路包括第一组合电路和第二组合电路，所述多个组合电路被配置为生成所述差分基带输出信号的正基带输出信号和负基带输出信号。《直接公开》 | 第[0026]段及图5：“TIA30的第一部分...将一对差动信号I+及I-驱动到差动输出引线58及59上。...TIA 30的第二部分将一对差动信号Q+及Q-驱动到差动输出引线64及65上。” | 对比文件的TIA 30明确包含第一部分（I路径）和第二部分（Q路径），它们分别生成差分的I和Q基带输出信号。这直接对应于“第一组合电路”和“第二组合电路”，以及它们生成正、负基带输出信号的功能。因此，该特征被直接公开。 |
| **技术特征P**：所述第一组合电路被配置为对所述第一频率变换信号和所述第三频率变换信号进行组合，以生成所述正基带输出信号。《隐含公开》 | 图5：输出引线62连接了FET 70和FET 72的漏极，并作为核心48的正输出连接到TIA 30第一部分。输出引线62上的信号是FET 70（第一混频电路）和FET 72（第三混频电路）输出电流的叠加。 | 如前所述，FET 70的输出贡献给引线62（第一频率变换信号成分），FET 72的输出也贡献给引线62（第三频率变换信号成分）。引线62上的信号是这两路信号的组合（电流求和），该信号最终被TIA 30的第一部分处理，生成正基带输出信号（I+）。因此，该特征被隐含公开。 |
| **技术特征Q**：所述第二组合电路被配置为对所述第二频率变换信号和所述第四频率变换信号进行组合，以生成所述差分基带输出信号的负基带输出信号。《隐含公开》 | 图5：输出引线63连接了FET 71和FET 73的漏极，并作为核心48的负输出连接到TIA 30第一部分。输出引线63上的信号是FET 71（第二混频电路）和FET 73（第四混频电路）输出电流的叠加。 | 同理，FET 71的输出贡献给引线63（第二频率变换信号成分），FET 73的输出也贡献给引线63（第四频率变换信号成分）。引线63上的信号是这两路信号的组合，该信号最终被TIA 30的第一部分处理，生成负基带输出信号（I-）。因此，该特征被隐含公开。 |
| **技术特征R**：所述至少一个混频电路包括：与至少一个压控可变电阻器串联的本地振荡器控制的金属氧化物半导体电阻器。《未公开》 | 无相应公开内容。图10A-10G展示了退化阻抗元件的实现，但未披露由“压控可变电阻器”与“LO控制的MOS电阻器”串联的结构。 | 对比文件未公开任何混频电路内部包含与压控可变电阻器串联的、由本地振荡信号控制的金属氧化物半导体电阻器（MOS电阻器）的结构。目标专利的此特征对应其图17B的实施例，是一种特定的混频器阻抗调整结构。对比文件完全没有涉及。因此，该特征未被公开。 |
| **技术特征S**：所述至少一个压控可变电阻器中的每个被配置成一组可开关的电阻器。《未公开》 | 无相应公开内容。 | 对比文件未公开“压控可变电阻器”，更未公开其被配置为一组可开关的电阻器。因此，该特征未被公开。 |
<<<A>>><<<D>>><<<I>>><<<J>>><<<O>>>
<<<e>>><<<k>>><<<l>>><<<m>>><<<n>>><<<p>>><<<q>>>