对比文件名称：2013-07-24_发明专利_JP5245620B2 Computing system
目标专利名称：用于高速外围组件互连(PCIe)系统的内联密码引擎(ICE)CN108604214B
本次调用模型名称：深度专利特征比对分析模型
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：耦合到系统总线的至少一个处理器。<br>**判断结果：直接公开** | [说明书0021段] マルチコアプロセッサ２０は、マスタ２１−１〜２１−ｎ、... マスタ２１−ｉ（ｉ＝１，２，・・・，ｎ）は、ＣＰＵ（Central Processing Unit）２１ａ−ｉおよびローカルメモリ２１ｂ−ｉ等を有するプロセッサコアである。<br>（译文：多核处理器20具有主控部21-1～21-n、…… 主控部21-i（i=1，2，…，n）是具备CPU21a-i以及本地内存21b-i等的处理器核心。） | 对比文件明确公开了多核处理器系统，其包含多个作为“处理器核心”的“主控部”（マスタ），每个主控部包括CPU。这些主控部（处理器核心）通过“共通のバス”（共同总线）访问主内存（参见[说明书0021]段及发明目的部分）。因此，对比文件直接公开了“耦合到系统总线的至少一个处理器”。 |
| **技术特征B**：存储器控制器，所述存储器控制器耦合到所述系统总线并且被配置成控制存储器。<br>**判断结果：直接公开** | [说明书0021段] マルチコアプロセッサ２０は、... メモリコントローラ２４を有している。<br>[说明书0021段] メモリコントローラ２４は、... リクエストキュー部２４ｄを有している。 ... リクエストキュー部２４ｄは、... メインメモリ３０に発行する。<br>（译文：多核处理器20具有……内存控制器24。内存控制器24具有……请求队列部24d。……请求队列部24d向主内存30发出（访问请求）。） | 对比文件公开了“内存控制器”（メモリコントローラ），它位于多核处理器20内部，负责处理来自多个主控部（处理器）对“主内存”（メインメモリ）的访问请求。内存控制器通过内部逻辑（如请求队列部24d）向主内存30发出指令，这属于“控制存储器”的行为。内存控制器作为多核处理器的一部分，必然与内部系统总线（即多个主控部共用的总线）相连。因此，该特征被对比文件直接公开。 |
| **技术特征C**：以及包括内联密码引擎(ICE)的高速外围组件互连(PCIe)根复合体(RC)。<br>**判断结果：未公开** | 对比文件中未提及“内联密码引擎(ICE)”、“高速外围组件互连(PCIe)”或“根复合体(RC)”。 | 对比文件涉及的是多核处理器系统中的内存访问竞争测量技术，其系统架构基于处理器核心（マスタ）、内存控制器和主内存，并未涉及任何PCIe总线结构、PCIe根复合体（RC）或专门用于数据加密/解密的内联密码引擎（ICE）。本领域技术人员无法从对比文件直接或隐含地得出在PCIe RC中包含ICE的技术方案。 |
| **技术特征D**：所述PCIe RC耦合到所述系统总线并且被配置成从通信地耦合到所述PCIe RC的存储设备接收至少一个传输层分组(TLP)。<br>**判断结果：未公开** | 对比文件中未提及“PCIe RC”、“传输层分组(TLP)”或作为独立端点的“存储设备”。其存储部件是“主内存”（メインメモリ），并非通过PCIe接口连接的独立存储设备。 | 目标专利中的“存储设备”是通过PCIe接口通信地耦合到PCIe RC的独立设备（如闪存存储）。对比文件中的“主内存”是系统的主存储器，由内存控制器直接控制，并非通过TLP进行通信的PCIe端点。因此，对比文件既未公开PCIe RC接收TLP的特征，也未公开从独立存储设备接收TLP的通信架构。 |
| **技术特征E**：其中所述至少一个TLP包括包含数据指示符、任务标签(TT)、以及数据缓冲器偏移(DBO)的TLP前缀以供所述ICE实现数据加密或解密。<br>**判断结果：未公开** | 对比文件中未提及“TLP”、“TLP前缀”、“数据指示符”、“任务标签(TT)”、“数据缓冲器偏移(DBO)”以及用于“数据加密或解密”的任何相关技术特征。 | 目标专利的核心创新点之一在于利用TLP前缀携带特定信息（数据指示符、TT、DBO）来支持ICE的加密操作。对比文件完全不涉及任何形式的数据加密、解密功能，也没有使用分组前缀来传输与加密相关的控制信息。该技术特征在对比文件中没有任何基础。 |
| **技术特征F**：其中所述PCIe RC被进一步配置成：如果所述TLP前缀中的所述数据指示符指示所述TLP前缀中存在因事务而异的信息，则从所述TLP前缀中提取所述TT和所述DBO。<br>**判断结果：未公开** | 对比文件中未提及“TLP前缀”、“数据指示符”、“TT”、“DBO”或“因事务而异的信息”的提取逻辑。 | 由于对比文件未公开技术特征C、D、E，因此基于这些特征才能执行的“提取TT和DBO”的操作自然也无从谈起。该特征依赖于特定的TLP格式和ICE的存在，在对比文件的技术语境中不存在。 |
| **技术特征G**：基于所述TT来检索存储在所述ICE处的逻辑块地址(LBA)和秘密密钥。<br>**判断结果：未公开** | 对比文件中未提及“TT”、“逻辑块地址(LBA)”、“秘密密钥”或“ICE”处的存储检索。 | 对比文件的技术方案完全不涉及数据存储的寻址方式（如LBA）、加密密钥的管理，也不存在一个可以根据某个标签检索密钥和地址的引擎。该特征是实现数据加密的关键步骤，但在对比文件中毫无体现。 |
| **技术特征H**：以及基于所述DBO、所述LBA、以及所述秘密密钥来计算初始化向量(IV)。<br>**判断结果：未公开** | 对比文件中未提及“DBO”、“LBA”、“秘密密钥”、“初始化向量(IV)”或其计算。 | 计算IV是目标专利中用于支持特定加密算法（如AES-XTS）的关键步骤。对比文件的技术领域是性能监测和优化，与密码学无关，因此不可能公开任何与加密IV计算相关的技术特征。 |
| **技术特征I**：其中所述至少一个TLP进一步包括具有类型字段的TLP报头，所述类型字段被配置成指示所述至少一个TLP是存储器读请求还是存储器写请求。<br>**判断结果：隐含公开** | [说明书0024段] リクエストキュー部２４ｂ−ｉは、マスタ２１−ｉにより発行されるアクセス要求を順次受け付けて保持し、保持しているアクセス要求を受け付け順にアクセス要求ＲＥＱｉとして調停部２４ｃに発行する。<br>（译文：请求队列部24b-i依次接受并保持由主控部21-i发出的访问请求，将保持的访问请求按接受顺序作为访问请求REQi向仲裁部24c发出。） | 对比文件虽然没有明确的“TLP报头”概念，但其系统在处理器核心（マスタ）与内存控制器之间传递“访问要求”（アクセス要求）。本领域技术人员可以理解，在计算机系统中，访问请求必然包含用于区分读操作和写操作的类型信息，否则系统无法正确执行。因此，对比文件隐含公开了在数据/请求传输单元中包含用于指示读/写类型的字段这一基本概念。 |
| **技术特征J**：其特征在于，如果所述TLP报头中的所述类型字段指示所述至少一个TLP是所述存储器读请求，则所述PCIe RC被进一步配置成：与所述存储器控制器通信以从所述存储器中检索与所述LBA相关联的未经加密的数据。<br>**判断结果：未公开** | 对比文件中描述了主控部发出读请求并从主内存读取数据的过程（例如，[说明书0024]段），但未提及“PCIe RC”、“LBA”或“未经加密的数据”。其数据访问不涉及加密。 | 对比文件公开了处理器核心发出访问请求并从主内存读取数据的一般过程。然而，目标专利的这一特征是将该过程限定在特定的PCIe RC架构下，并且数据是与特定寻址方式（LBA）关联的“未经加密的数据”，这是为后续加密做准备。对比文件未公开这种为加密服务的数据检索上下文和特定架构。 |
| **技术特征K**：将所述ICE配置成基于使用所述IV来加密的加密算法来将从所述存储器中检索到的所述未经加密的数据加密成经加密数据。<br>**判断结果：未公开** | 对比文件中未提及“ICE”、“IV”、“加密算法”、“未经加密的数据”或“经加密数据”。 | 数据加密是目标专利的核心功能，而对比文件的整个技术方案均围绕性能测量和优化，与数据安全、加密技术完全无关。因此，该特征未被公开。 |
| **技术特征L**：以及向所述存储设备提供所述经加密数据。<br>**判断结果：未公开** | 对比文件中未提及“经加密数据”或向独立“存储设备”提供数据。其数据提供目标是主内存或处理器核心的本地内存。 | 目标专利中加密后的数据是提供给通过PCIe连接的独立存储设备。对比文件中的数据流动是在处理器核心、内存控制器和主内存之间，目的和路径均不同。 |
| **技术特征M**：其中所述ICE被配置成基于高级加密标准(AES)具有密文窃取的异或‑加密‑异或(XEX)可调分组密码(XTS)(AES‑XTS)算法、或者AES密码分组链接(CBC)(AES‑CBC)算法来加密所述未经加密的数据。<br>**判断结果：未公开** | 对比文件中未提及任何加密算法，特别是“AES-XTS”或“AES-CBC”算法。 | 具体的加密算法是实现数据保密性的技术手段。对比文件的技术领域与密码学无关，因此不可能公开任何具体的加密算法。 |
| **技术特征N**：其中如果所述TLP报头中的所述类型字段指示所述至少一个TLP是所述存储器写请求，则所述PCIe RC被进一步配置成：从所述至少一个TLP中提取经加密数据。<br>**判断结果：未公开** | 对比文件中未提及“TLP”、“PCIe RC”或“经加密数据”。其系统处理的是普通的、未加密的内存写入数据。 | 该特征依赖于PCIe TLP的特定格式和其中包含加密数据的前提。对比文件既无相关架构，也无加密数据的概念。 |
| **技术特征O**：将所述ICE配置成基于使用所述IV来解密的解密算法来将所述经加密数据解密成未经加密的数据。<br>**判断结果：未公开** | 对比文件中未提及“ICE”、“IV”、“解密算法”、“经加密数据”或将其解密。 | 与加密相对应，数据解密同样是目标专利的核心功能，在对比文件中没有任何对应或暗示。 |
| **技术特征P**：以及向所述存储器控制器提供所述未经加密的数据以供写入所述存储器。<br>**判断结果：未公开** | 对比文件公开了将数据写入主内存的一般过程（隐含在[说明书0024]段的访问请求处理中），但未提及该数据是经过解密得到的“未经加密的数据”。 | 虽然对比文件有数据写入存储器的过程，但目标专利特征P是特指在PCIe RC架构下，将解密后的数据提供给存储器控制器。该特征与加密/解密流程紧密绑定，而对比文件没有该流程。 |
| **技术特征Q**：其中所述ICE被配置成基于高级加密标准(AES)具有密文窃取的异或‑加密‑异或(XEX)可调分组密码(AES‑XTS)算法、或者AES密码分组链接(AES‑CBC)算法来解密所述经加密数据。<br>**判断结果：未公开** | 对比文件中未提及任何解密算法。 | 同特征M，具体解密算法在对比文件中未被公开。 |
| **技术特征R**：其中所述至少一个处理器被配置成：创建用于写任务的事务描述符，其中所述事务描述符包括写命令和所述TT。<br>**判断结果：未公开** | 对比文件中未提及“事务描述符”、“写命令”与“TT”（任务标签）的关联。虽然处理器核心会执行任务，但其任务管理并非以“事务描述符”形式存在，且不包含用于加密的“TT”。 | 目标专利中的“事务描述符”和“TT”是用于在处理器、ICE和存储设备之间协调加密任务的关键数据结构。对比文件中的处理器任务管理是为了性能测量，目的和结构均不同。 |
| **技术特征S**：在所述ICE中创建与所述TT相关联的所述写任务。<br>**判断结果：未公开** | 对比文件中没有“ICE”，因此不存在在ICE中创建任务。 | 该特征完全依赖于ICE的存在，而对比文件未公开ICE。 |
| **技术特征T**：在所述ICE处存储与所述TT相关联的所述LBA和所述秘密密钥。<br>**判断结果：未公开** | 对比文件中未提及“ICE”、“TT”、“LBA”、“秘密密钥”以及它们之间的关联存储。 | 该特征是ICE实现密钥和地址管理的具体方式，在对比文件中无任何对应。 |
| **技术特征U**：以及经由所述PCIe RC向所述存储设备发送写请求。<br>**判断结果：未公开** | 对比文件中未提及“PCIe RC”或向独立“存储设备”发送“写请求”。其请求发送对象是内存控制器，目标是主内存。 | 通信路径和对象均不同。 |
| **技术特征V**：其中所述至少一个处理器被配置成：创建用于读任务的事务描述符，其中所述事务描述符包括读命令和所述TT。<br>**判断结果：未公开** | 与特征R类似，对比文件中未提及用于加密读操作的特定“事务描述符”结构。 | 理由同特征R。 |
| **技术特征W**：在所述ICE中创建与所述TT相关联的所述读任务。<br>**判断结果：未公开** | 对比文件中没有“ICE”，因此不存在在ICE中创建读任务。 | 理由同特征S。 |
| **技术特征X**：在所述ICE处存储与所述TT相关联的所述LBA和所述秘密密钥。<br>**判断结果：未公开** | 与特征T相同，对比文件中未公开。 | 理由同特征T。 |
| **技术特征Y**：以及经由所述PCIe RC向所述存储设备发送读请求。<br>**判断结果：未公开** | 对比文件中未提及“PCIe RC”或向独立“存储设备”发送“读请求”。 | 理由同特征U。 |
| **技术特征Z**：其中所述主机系统被提供在集成电路(IC)中。<br>**判断结果：隐含公开** | [说明书0021段] 本発明の一実施形態のコンピュータシステム１０は、... マルチコアプロセッサ２０ ... を用いて具現されている。<br>（译文：本发明的一个实施方式的计算机系统10是使用……多核处理器20……来实现的。）<br>[说明书附图及描述] 整个系统（包括多核处理器20、内存控制器24、主内存30）可以被视为一个计算机系统，而多核处理器本身通常就是一颗集成电路（IC）。 | 对比文件描述的“计算机系统”包含多核处理器、内存控制器等组件。本领域技术人员知晓，此类复杂的数字处理系统通常可以被集成到单个或多个集成电路（IC）芯片中实现，例如片上系统（SoC）。因此，可以合理推断该计算机系统可以被提供在IC中。 |
<<<A>>><<<B>>><<<i>>>