返回项目页面
对比文件列表
2004-09-16_发明申请_US20040179534A1 Method and apparatus for shared I_O in a load_store fabric_+++D_I_U_Y_a_b_r_v+++.docx
2026-02-23 17:28
2006-12-21_发明申请_US20060288203A1 Information processing apparatus and controlling method thereof_+++A_D_a_b_c_i_l_n_p_u_y+++.docx
2026-02-23 17:28
2006-12-28_发明专利_JP2006352676A Information processing apparatus and its control method_+++C_D_I_L_a_b_k_n_o_p_u_y+++.docx
2026-02-23 17:28
2008-02-28_发明申请_US20080052728A1 Method and interface for access to memory within a first electronic device by a second electronic device_+++A_B+++.docx
2026-02-23 17:28
2008-06-12_发明申请_US20080140932A1 APPARATUS, SYSTEM, AND METHOD FOR AN IN-SERVER STORAGE AREA NETWORK_+++a_b_l_p_u_y+++.docx
2026-02-23 17:28
2008-08-20_发明公开_CN101246456A 数据加密设备和方法、解密设备和方法、传送控制设备_+++A_B_C_D_G_I_L_M_N_P_Q_R_T_U_V_X_Y_e_f_j_k_o_s_w_z+++.docx
2026-02-23 17:28
2010-02-12_发明专利_JP2010033496A Computer system_+++A_B_Z+++.docx
2026-02-23 17:28
2011-04-20_发明公开_CN102023935A 具有密钥的数据存储设备及其方法_+++A+++.docx
2026-02-23 17:28
2013-02-28_发明申请_US20130054850A1 DATA MODIFICATION FOR DEVICE COMMUNICATION CHANNEL PACKETS_+++A_D_I_L_N_U_Y_Z+++.docx
2026-02-23 17:28
2013-07-24_发明专利_JP5245620B2 Computing system_+++A_B_i+++.docx
2026-02-23 17:28
2013-08-15_发明申请_US20130212321A1 Apparatus, System, and Method for Auto-Commit Memory Management_+++a+++.docx
2026-02-23 17:28
2014-05-08_发明公开_KR1020140054345A 디바이스 통신 채널 패킷을 위한 데이터 변경_+++A_D_L_U_Y_b_c_i_n_p+++.docx
2026-02-23 17:28
2014-09-09_发明授权_US08832331B2 Data modification for device communication channel packets_+++A_D_L_U_Y_b_c_e_f_i_j_k_n_o_p_z+++.docx
2026-02-23 17:28
2014-09-18_发明申请_US20140281099A1 METHOD, SYSTEM, AND COMPUTER PROGRAM PRODUCT FOR CONTROLLING FLOW OF PCIe TRANSPORT LAYER PACKETS_+++A_D_I_b_u_y_z+++.docx
2026-02-23 17:28
2014-10-23_发明申请_WO2014172124A1 STORAGE DEVICE ASSISTED INLINE ENCRYPTION AND DECRYPTION_+++L_P_Z_a_k_m_o_q_r_u_v_y+++.docx
2026-02-23 17:28
2014-11-20_发明申请_US20140344488A1 VIRTUAL CHANNEL FOR DATA TRANSFERS BETWEEN DEVICES_+++A_b_z+++.docx
2026-02-23 17:28
2015-02-19_发明专利_JP2015035010A メモリシステムおよび情報処理装置_+++A_R_V_b_i_p_u_y_z+++.docx
2026-02-23 17:28
2015-05-21_发明专利_JP2015515216A コンピューティング環境におけるデータ重複排除システム中でデータ冗長性を維持するための方法、システム、およびコンピュータ・プログラム_+++a_l+++.docx
2026-02-23 17:28
2015-09-10_发明专利_JP2015164044A 論理アドレス変換_+++a_i_l_u_y+++.docx
2026-02-23 17:28
2015-10-06_发明授权_US09152825B2 Using storage controller bus interfaces to secure data transfer between storage devices and hosts_+++A_M_Q_b_z+++.docx
2026-02-23 17:28
2015-10-15_发明申请_WO2015155997A1 設定装置、制御装置、設定方法及びネットワークスイッチ_+++I_a_d_u_y+++.docx
2026-02-23 17:28
haoma_+++I_a_b_u_y_z+++.docx
2026-02-23 17:28
weixianzai_+++A_B_C_D_E_F_G_H_I_J_K_L_M_N_O_P_Q_R_S_T_U_V_W_X_Y_z+++.docx
2026-02-23 17:28
2015-10-06_发明授权_US09152825B2 Using storage controller bus interfaces to secure data transfer between storage devices and hosts_+++A_M_Q_b_z+++.docx

**对比文件名称**:2015-10-06_发明授权_US09152825B2 Using storage controller bus interfaces to secure data transfer between storage devices and hosts

**目标专利名称**:用于高速外围组件互连(PCIe)系统的内联密码引擎(ICE) CN108604214B

**本次调用的模型名称**:DeepSeek-R1

**特征比对表格**

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A:包括:耦合到系统总线的至少一个处理器** <br> **《直接公开》**说明书第[0051]段:“Computer system 500 may correspond to an apparatus that includes a processor 502, memory 504, storage 506...”, 以及图5明确示出了处理器502通过总线与其他组件相连。对比文件明确公开了计算机系统500包括处理器502(至少一个处理器),并且图5所示架构中,处理器502、存储器504、存储506等组件通过系统总线互连是本领域技术人员的常规理解。因此,该技术特征被对比文件直接公开。
**技术特征B:存储器控制器,所述存储器控制器耦合到所述系统总线并且被配置成控制存储器** <br> **《隐含公开》**说明书第[0051]段:“Computer system 500 may correspond to an apparatus that includes a processor 502, memory 504, storage 506...”, 以及图1、5所示的系统架构。对比文件公开了计算机系统包含存储器(memory 504)。为了使处理器502能够访问和控制存储器504,系统中必然存在耦合到系统总线并配置成控制存储器的存储器控制器,这是计算机系统架构的基本组成部分和公知常识。因此,本领域技术人员能够从对比文件公开的系统架构中毫无疑义地推导出该技术特征,属于隐含公开。
**技术特征C:以及包括内联密码引擎(ICE)的高速外围组件互连(PCIe)根复合体(RC),** <br> **《未公开》**说明书第[0028]段:“...storage controller bus interface 108 may correspond to an Advanced Host Controller Interface (AHCI) controller... Alternatively, storage controller bus interface 108 may be implemented by an integrated NAND controller...”, 以及第[0036]段:“...encryption apparatus 206 in storage controller bus interface 108 may apply the encryption context to the data...”。对比文件公开了一个“存储控制器总线接口(storage controller bus interface 108)”,其包含加密装置(encryption apparatus 206)。该接口可以是AHCI控制器或集成NAND控制器,并通过PCIe接口(memory interface 202)与主机连接。然而,对比文件从未提及“PCIe根复合体(Root Complex, RC)”,更未公开将内联密码引擎(ICE)集成在PCIe RC内部的技术方案。PCIe RC是PCIe体系结构中的特定组件,与对比文件中的存储控制器总线接口(如AHCI控制器)在功能和架构位置上均不相同。因此,该技术特征未被对比文件公开。
**技术特征D:所述PCIe RC耦合到所述系统总线并且被配置成从通信地耦合到所述PCIe RC的存储设备接收至少一个传输层分组(TLP)** <br> **《未公开》**说明书第[0036]段:“...storage controller bus interface 108 may use a memory interface 202 such as a Peripheral Component Interconnect Express (PCIe) interface and a DMA engine 204 to obtain an I/O command... and encryption context... from a device driver executing on the host.”, 以及第[0037]段:“...command-processing apparatus 208... may issue the I/O command over a storage device interface 210 (e.g., SATA interface) with the storage device...”。对比文件公开了存储控制器总线接口108使用PCIe接口(memory interface 202)和DMA引擎204从主机(host)的设备驱动程序获取I/O命令和加密上下文,并通过存储设备接口210(例如SATA接口)向存储设备发送I/O命令。其数据通路是:主机内存 ->(通过PCIe/DMA)-> 存储控制器总线接口 ->(通过SATA)-> 存储设备。目标专利的技术特征D明确限定了PCIe RC从**通信地耦合到PCIe RC的存储设备**接收TLP。对比文件并未描述存储设备通过PCIe链路直接与存储控制器总线接口(或PCIe RC)通信并发送TLP的场景。相反,存储设备是通过不同的接口(如SATA)连接的。因此,该技术特征未被对比文件公开。
**技术特征E:,其中所述至少一个TLP包括包含数据指示符、任务标签(TT)、以及数据缓冲器偏移(DBO)的TLP前缀以供所述ICE实现数据加密或解密。** <br> **《未公开》**无对比文件全文未提及“传输层分组(TLP)”、“TLP前缀(TLP prefix)”、“数据指示符”、“任务标签(TT)”或“数据缓冲器偏移(DBO)”等概念。其用于传递加密相关信息的机制是通过DMA从主机内存获取“加密上下文(encryption context)”,该上下文包含密钥、初始化向量等信息,并以特定的数据结构(如图3所示)存储。这与目标专利中通过标准PCIe TLP前缀携带TT和DBO等因事务而异信息的机制完全不同。因此,该技术特征未被对比文件公开。
**技术特征F:其中所述PCIe RC被进一步配置成:如果所述TLP前缀中的所述数据指示符指示所述TLP前缀中存在因事务而异的信息,则从所述TLP前缀中提取所述TT和所述DBO** <br> **《未公开》**无如上所述,对比文件未公开TLP、TLP前缀及其包含的数据指示符、TT、DBO等元素。因此,也不存在从TLP前缀中提取这些信息的配置或操作。该技术特征未被对比文件公开。
**技术特征G:基于所述TT来检索存储在所述ICE处的逻辑块地址(LBA)和秘密密钥** <br> **《未公开》**说明书第[0029]段:“...device driver 106 may build an I/O command 114 containing a logical block address (LBA)...”, 以及第[0030]段:“...encryption context 112 may include one or more keys and an initial vector...”, 第[0046]段:“...the encryption context may include two 128-bit keys 314-316...”。对比文件公开了I/O命令中包含LBA(逻辑块地址),并且加密上下文(encryption context)中包含密钥(keys)。然而,对比文件中的LBA和密钥是通过DMA从主机内存获取的加密上下文的一部分,其获取机制是基于从设备驱动程序提供的地址进行DMA传输,而非基于一个从TLP前缀中提取的“任务标签(TT)”在ICE内部进行检索。目标专利的核心机制之一是利用TT作为索引,在ICE本地的存储(如LBA和密钥阵列)中检索预先存储的LBA和秘密密钥。该机制在对比文件中不存在。因此,该技术特征未被对比文件公开。
**技术特征H:以及基于所述DBO、所述LBA、以及所述秘密密钥来计算初始化向量(IV)。** <br> **《未公开》**说明书第[0030]段:“...encryption context 112 may include one or more keys and an initial vector for use with AES-XTS encryption of the data.”, 以及第[0046]段:“...the encryption context may include two 128-bit keys 314-316 and one 128-bit initial vector 318 for use in AES-XTS encryption of the data.”对比文件公开了加密上下文中**包含**一个初始化向量(IV),用于AES-XTS加密(参见[0030], [0046]段)。而目标专利的技术特征H要求PCIe RC**基于DBO、LBA和秘密密钥来计算IV**。这是两种截然不同的IV获取方式:对比文件中的IV是预先定义并存储在加密上下文中的静态数据;目标专利中的IV是根据动态参数(DBO、LBA、密钥)实时计算得出的。对比文件未公开基于DBO、LBA和密钥计算IV的方法或步骤。因此,该技术特征未被对比文件公开。
**技术特征I:其中所述至少一个TLP进一步包括具有类型字段的TLP报头,所述类型字段被配置成指示所述至少一个TLP是存储器读请求还是存储器写请求。** <br> **《未公开》**无对比文件未提及TLP或TLP报头的概念,更未提及TLP报头中的类型字段用于区分读/写请求。其I/O命令的区分是通过命令本身(read command / write command, 参见[0037]段)进行的。因此,该技术特征未被对比文件公开。
**技术特征J:其特征在于,如果所述TLP报头中的所述类型字段指示所述至少一个TLP是所述存储器读请求,则所述PCIe RC被进一步配置成:与所述存储器控制器通信以从所述存储器中检索与所述LBA相关联的未经加密的数据** <br> **《未公开》**说明书第[0037]段:“If the I/O command corresponds to a read command, encryption apparatus 206 may use the encryption context to decrypt the data after the I/O command is processed by the storage device and the data is received over storage device interface 210.” 以及第[0040]段流程图操作406-410。对比文件公开了处理读命令时,从存储设备接收加密数据并进行解密(参见[0037], [0040]段)。目标专利的技术特征J描述的是处理**存储器读请求**时,从**主机存储器**中检索**未经加密的数据**以供加密。这是数据流向完全相反的两个过程:目标专利是读请求触发从主机内存取未加密数据->加密->发送到存储设备;对比文件是读请求触发从存储设备取加密数据->解密->送到主机内存。因此,对比文件未公开该技术特征。
**技术特征K:将所述ICE配置成基于使用所述IV来加密的加密算法来将从所述存储器中检索到的所述未经加密的数据加密成经加密数据** <br> **《未公开》**说明书第[0037]段:“if the I/O command corresponds to a write command, encryption apparatus 206 may use the encryption context to encrypt the data before command-processing apparatus 208 issues the I/O command to the storage device.”对比文件公开了加密装置(encryption apparatus 206)在写命令时使用加密上下文对数据进行加密(参见[0037]段)。然而,该加密操作发生在存储控制器总线接口内,且使用的IV来自加密上下文,而非如目标专利所述由PCIe RC基于TT、DBO等计算得出。更重要的是,该加密操作是目标专利特征J-K-L描述的“读请求触发加密并发送数据到存储设备”流程的一部分吗?不是。对比文件的加密操作是对应于**写命令**,即数据从主机到存储设备(参见图4流程图操作412-414)。而目标专利特征J-K-L是针对**存储器读请求**(由存储设备发起,请求主机内存数据)的加密流程。流程发起方和目的不同。因此,对比文件未公开在“存储器读请求”场景下,由PCIe RC/ICE执行加密的具体配置。
**技术特征L:以及向所述存储设备提供所述经加密数据。** <br> **《未公开》**说明书第[0037]段:“...command-processing apparatus 208... may issue the I/O command over a storage device interface 210 (e.g., SATA interface) with the storage device for processing by the storage device.”对比文件公开了在处理写命令时,将加密后的数据发送给存储设备(参见[0037]段)。然而,如对特征K的分析,该操作对应的是“写命令”流程,而非目标专利特征L所限定的、在“存储器读请求”场景下向存储设备提供经加密数据。因此,该技术特征在目标专利限定的特定上下文(由TLP类型字段指示的存储器读请求)中未被对比文件公开。
**技术特征M:其中所述ICE被配置成基于高级加密标准(AES)具有密文窃取的异或‑加密‑异或(XEX)可调分组密码(XTS)(AES‑XTS)算法、或者AES密码分组链接(CBC)(AES‑CBC)算法来加密所述未经加密的数据。** <br> **《直接公开》**说明书第[0030]段:“...encryption context 112 may include one or more keys and an initial vector for use with AES-XTS encryption of the data.”, 以及第[0046]段:“...two 128-bit keys 314-316 and one 128-bit initial vector 318 for use in AES-XTS encryption of the data.”对比文件明确且反复地公开了加密装置(encryption apparatus 206)使用AES-XTS算法和加密上下文(包含密钥和IV)对数据进行加密(参见[0030], [0046]段)。AES-XTS是目标专利明确列举的算法之一。因此,该技术特征被对比文件直接公开。
**技术特征N:其中如果所述TLP报头中的所述类型字段指示所述至少一个TLP是所述存储器写请求,则所述PCIe RC被进一步配置成:从所述至少一个TLP中提取经加密数据** <br> **《未公开》**说明书第[0037]段:“If the I/O command corresponds to a read command, encryption apparatus 206 may use the encryption context to decrypt the data after the I/O command is processed by the storage device and the data is received over storage device interface 210.”对比文件公开了处理读命令时,从存储设备接收数据(该数据在存储设备端是加密存储的)并进行解密(参见[0037]段)。这对应于目标专利中“存储器写请求”的场景(由存储设备发起,向主机内存写入数据)。然而,对比文件并未描述从一个被称为“TLP”的结构中“提取”经加密数据,其数据是通过存储设备接口(如SATA)接收的。目标专利限定了从TLP中提取数据,这与对比文件的机制不同。因此,该技术特征未被对比文件公开。
**技术特征O:将所述ICE配置成基于使用所述IV来解密的解密算法来将所述经加密数据解密成未经加密的数据** <br> **《未公开》**说明书第[0037]段:“If the I/O command corresponds to a read command, encryption apparatus 206 may use the encryption context to decrypt the data after the I/O command is processed by the storage device...”对比文件明确公开了加密装置(encryption apparatus 206)在处理读命令时,使用加密上下文对从存储设备接收的加密数据进行解密(参见[0037]段)。但是,目标专利的技术特征O限定了该解密操作由“ICE”执行,并使用“基于所述IV”的解密算法。对比文件虽然公开了解密操作,但其执行主体是存储控制器总线接口中的加密装置,且使用的IV是来自加密上下文的静态数据,而非目标专利中由PCIe RC基于TT、DBO等计算得出的IV。此外,该操作发生在目标专利限定的“存储器写请求”场景下。虽然场景对应(存储设备向主机写数据),但实现细节(IV来源、执行主体是否为PCIe RC内的ICE)未被公开。因此,该技术特征未被对比文件公开。
**技术特征P:以及向所述存储器控制器提供所述未经加密的数据以供写入所述存储器。** <br> **《未公开》**说明书第[0037]段:“Storage controller bus interface 108 may then transfer the decrypted data to a set of memory addresses on the host (e.g., using memory interface 202 and DMA engine 204) for use by the application...”对比文件公开了在解密数据后,将解密后的数据传送到主机的一组内存地址(参见[0037]段)。这隐含了向存储器控制器提供数据以写入存储器的过程。然而,目标专利的技术特征P明确限定了该操作发生在“如果所述TLP报头中的所述类型字段指示所述至少一个TLP是所述存储器写请求”的特定条件下。由于对比文件未公开TLP及TLP报头类型字段的概念,因此该技术特征在目标专利限定的特定上下文中未被公开。
**技术特征Q:其中所述ICE被配置成基于高级加密标准(AES)具有密文窃取的异或‑加密‑异或(XEX)可调分组密码(AES‑XTS)算法、或者AES密码分组链接(AES‑CBC)算法来解密所述经加密数据。** <br> **《直接公开》**说明书第[0037]段:“If the I/O command corresponds to a read command, encryption apparatus 206 may use the encryption context to decrypt the data...”, 结合第[0030], [0046]段公开的使用AES-XTS算法。对比文件明确公开了加密装置(encryption apparatus 206)在处理读命令时,使用加密上下文(包含用于AES-XTS的密钥和IV)对数据进行解密(参见[0037]段)。AES-XTS是目标专利明确列举的算法之一。虽然对比文件未明确提及AES-CBC,但其公开了使用AES-XTS算法进行解密,这属于目标专利列举的选项之一。因此,该技术特征被对比文件直接公开。
**技术特征R:其中所述至少一个处理器被配置成:创建用于写任务的事务描述符,其中所述事务描述符包括写命令和所述TT** <br> **《未公开》**说明书第[0028]段:“...device driver 106 may build an I/O command 114 containing a logical block address (LBA), number of blocks, and/or other information related to the requested file(s)...”, 以及第[0034]段:“Device driver 106 may also build I/O command 114 in memory...”。对比文件公开了设备驱动程序(device driver 106)构建I/O命令(I/O command 114),该命令包含LBA等信息(参见[0028], [0034]段)。然而,对比文件未提及“事务描述符(transaction descriptor)”这一特定概念,也未提及该描述符包含“任务标签(TT)”。目标专利的事务描述符是处理器创建的,用于携带TT并与ICE中的任务关联,这与对比文件中设备驱动程序构建I/O命令的机制不同。因此,该技术特征未被对比文件公开。
**技术特征S:在所述ICE中创建与所述TT相关联的所述写任务** <br> **《未公开》**无对比文件未提及在ICE(或类似组件)中创建与TT相关联的写任务。其任务管理是通过I/O命令和加密上下文进行的,没有使用TT作为任务标识符并在密码引擎内部创建任务的概念。因此,该技术特征未被对比文件公开。
**技术特征T:在所述ICE处存储与所述TT相关联的所述LBA和所述秘密密钥** <br> **《未公开》**说明书第[0042]段:“...entries in the encryption context table may be matched to I/O commands in a Command List... For example, an encryption context in the encryption context table may share an index with the corresponding I/O command in the Command List.”对比文件公开了加密上下文表(encryption context table)中的条目与命令列表(Command List)中的I/O命令通过索引(index)匹配(参见[0042]段)。这隐含了将加密上下文(包含密钥)与I/O命令(可能包含LBA)关联起来。然而,目标专利的技术特征T明确要求在“ICE处”存储“与TT相关联”的LBA和秘密密钥。对比文件未公开“TT”这一标识符,也未公开在密码引擎(加密装置)内部存储LBA和密钥的机制,其加密上下文是通过DMA从主机内存获取的。因此,该技术特征未被对比文件公开。
**技术特征U:以及经由所述PCIe RC向所述存储设备发送写请求。** <br> **《未公开》**说明书第[0037]段:“if the I/O command corresponds to a write command, encryption apparatus 206 may use the encryption context to encrypt the data before command-processing apparatus 208 issues the I/O command to the storage device.”对比文件公开了在处理写命令时,将I/O命令(写请求)发送到存储设备(参见[0037]段)。然而,目标专利的技术特征U限定了“经由所述PCIe RC”发送写请求。对比文件中发送I/O命令的主体是“command-processing apparatus 208”,它位于存储控制器总线接口108内部,并通过存储设备接口210(如SATA)发送命令。这与通过PCIe RC发送请求的路径不同。因此,该技术特征未被对比文件公开。
**技术特征V:其中所述至少一个处理器被配置成:创建用于读任务的事务描述符,其中所述事务描述符包括读命令和所述TT** <br> **《未公开》**同技术特征R的引用。对比文件公开了设备驱动程序构建I/O命令,该命令可以是读命令(read command, 参见[0037]段)。与特征R类似,对比文件未提及“事务描述符”或“TT”。其读命令的构建和发送由设备驱动程序完成,没有处理器创建包含TT的事务描述符的步骤。因此,该技术特征未被对比文件公开。
**技术特征W:在所述ICE中创建与所述TT相关联的所述读任务** <br> **《未公开》**无同技术特征S,对比文件未提及在ICE(或类似组件)中创建与TT相关联的读任务。因此,该技术特征未被对比文件公开。
**技术特征X:在所述ICE处存储与所述TT相关联的所述LBA和所述秘密密钥** <br> **《未公开》**同技术特征T的引用。同技术特征T,对比文件未公开在密码引擎内部存储与TT相关联的LBA和秘密密钥。因此,该技术特征未被对比文件公开。
**技术特征Y:以及经由所述PCIe RC向所述存储设备发送读请求。** <br> **《未公开》**说明书第[0037]段:“If the I/O command corresponds to a read command, ...”, 以及命令处理装置208向存储设备发送I/O命令。同技术特征U,对比文件公开了发送读命令(请求),但未限定“经由所述PCIe RC”。其发送路径是通过存储控制器总线接口内的命令处理装置和存储设备接口(如SATA)。因此,该技术特征未被对比文件公开。
**技术特征Z:其中所述主机系统被提供在集成电路(IC)中。** <br> **《隐含公开》**说明书第[0026]段:“...methods and processes described herein can be included in hardware modules or apparatus. These modules or apparatus may include, but are not limited to, an application-specific integrated circuit (ASIC) chip, a field-programmable gate array (FPGA)...”对比文件明确提及所描述的方法和过程可以包含在硬件模块或装置中,例如专用集成电路(ASIC)芯片、现场可编程门阵列(FPGA)等(参见[0026]段)。这意味着对比文件公开的系统(包括主机、存储控制器总线接口等组件)可以被实现或集成在集成电路(IC)中。虽然对比文件没有明确陈述“主机系统被提供在集成电路中”,但本领域技术人员根据其公开内容,可以毫无疑义地推导出整个系统或其主要部分可以被集成到单个IC或多个IC中,这是电子系统实现的常规技术手段。因此,该技术特征被对比文件隐含公开。

**结论代码**:<<<A>>><<<M>>><<<Q>>><<<b>>><<<z>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE