对比文件名称：2012-09-11_发明授权_US08264282B1 Amplifier
目标专利名称：145无削减信号包络地提升放大器增益CN107852138B
模型名称：DeepSeek-R1
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：差分级，包括第一晶体管，所述第一晶体管具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子，**《直接公开》 | [0064] “In FIG. 6, a gain stage is implemented by gain transistor M2_p in differential side 605...” [0064] “The gate terminal of gain transistor M2_p is coupled to the input terminal 220.” [0064] “The drain terminal of gain transistor M2_p is coupled to node B.” [0065] “...the drain terminals of cascode transistors M5_p and M5_m are connected to output terminals 260 and 262 respectively...” | 对比文件图6公开了一个差分放大器，其包含由晶体管M2_p实现的增益级（即差分级的一部分）。M2_p的栅极（控制端子）连接到输入端子220（第一差分输入），其漏极（输出端子）连接到节点B，而节点B通过级联管M5_p最终连接到输出端子260（第一差分输出）。因此，对比文件直接公开了包含第一晶体管的差分级，且该晶体管的控制端子电连接到第一差分输入，输出端子电连接到第一差分输出。 |
| **B：所述差分级进一步包括第二晶体管，所述第二晶体管具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子**《直接公开》 | [0064] “...and gain transistor M2_m in differential side 610.” [0064] “The gate terminal of gain transistor M2_p is coupled to the input terminal 220. ...The gate terminal of gain transistor M2_m is coupled to the input terminal 222.” [0064] “The drain terminal of gain transistor M2_p is coupled to node B. ...Similarly, the drain terminal of gain transistor M2_m is coupled to a node corresponding to node B on the minus side.” [0065] “...the drain terminals of cascode transistors M5_p and M5_m are connected to output terminals 260 and 262 respectively...” | 对比文件图6公开的差分放大器包含对称的第二边610，由晶体管M2_m实现另一个增益级（差分级的另一部分）。M2_m的栅极（控制端子）连接到输入端子222（第二差分输入），其漏极（输出端子）连接到节点B（负侧对应节点），并最终通过M5_m连接到输出端子262（第二差分输出）。因此，对比文件直接公开了差分级的第二晶体管及其连接关系。 |
| **C：第一偏置晶体管，具有电连接到所述第一晶体管的所述控制端子的输出端子**《未公开》 | [0065] “In FIG. 6, an impedance matching stage, such as stage 410 in FIG. 4, is implemented by transistors M1_p and M3_p and feedback resistor Rfb.” [0065] “The drain terminal of transistor M1_p is coupled to the drain terminal of transistor M3_p via node A.” [0066] “Node A is also coupled to the common-mode feedback input cm_fb of amplifier X1...” [0068] “The gate terminal of gain transistor M2_p is coupled to the input terminal 220. Hence, the gate terminal is subject to a (DC) voltage bias as set by the voltage at point A and feedback resistor Rfb...” | 对比文件中的晶体管M1_p是阻抗匹配级的一部分，其漏极（输出端子）连接到节点A。节点A通过反馈电阻Rfb连接到输入端子220，而输入端子220也连接到增益晶体管M2_p的栅极。因此，M1_p的输出端子（漏极）通过Rfb和输入线间接地连接到M2_p的栅极。然而，目标专利中“第一偏置晶体管”的作用是直接为第一晶体管（M3）提供偏置（参见目标专利图3及说明书[0034]-[0036]段），其输出端子直接连接到第一晶体管的控制端子。在对比文件中，M1_p是作为阻抗匹配反馈对管（与M3_p配对）的一部分，其输出节点A的主要作用是形成阻抗匹配和提供偏置电压，而非作为独立的偏置晶体管直接为M2_p提供偏置电流。两者的结构和功能目的不同。因此，对比文件没有公开一个具有“电连接到所述第一晶体管的所述控制端子的输出端子”的、功能与目标专利相同的“第一偏置晶体管”。 |
| **D：第二偏置晶体管，具有电连接到所述第二晶体管的所述控制端子的输出端子**《未公开》 | [0065] “...the impedance matching stage...is implemented by transistors M1_p and M3_p...”(正侧) [0064] “The topology of FIG. 6 is symmetrical, i.e. the configuration of the first differential side 605 is replicated in the second differential side 610.” | 基于与特征C相同的理由，对比文件负侧的晶体管M1_m（与M1_p对称）是阻抗匹配级的一部分，其输出端子并非作为独立的“第二偏置晶体管”直接电连接到第二晶体管M2_m的控制端子以提供偏置。因此，该特征未被公开。 |
| **E：第一反馈网络，电连接在所述第一偏置晶体管的控制端子与所述第一偏置晶体管的所述输出端子之间**《未公开》 | [0065] “In FIG. 6, an impedance matching stage...is implemented by transistors M1_p and M3_p and feedback resistor Rfb.” [0065] “The gate terminal of transistor M1_p is coupled to input terminal 220. ...The drain terminal of transistor M1_p is coupled to the drain terminal of transistor M3_p via node A.” [0065] “...feedback resistor Rfb.” (连接关系需结合图示) | 目标专利中的“第一反馈网络”是连接在偏置晶体管（如M1）的栅极（控制端子）和源极（输出端子）之间的电容性网络（参见图3，反馈网络312）。对比文件中，在正侧存在一个反馈电阻Rfb。根据图6，Rfb连接在输入端子220（同时也是M1_p的栅极）和节点A（M1_p的漏极）之间。然而，首先，目标专利的反馈网络连接在偏置晶体管的控制端子和**输出端子**之间，在目标专利图3的NMOS实施例中，偏置晶体管M1的输出端子是其源极（S）。对比文件图6中，若将M1_p视为对应部件，其输出端子（漏极，D）通过Rfb连接回其控制端子（栅极，G），这与目标专利中连接在栅极和源极之间的反馈网络（312）在连接端点（漏极vs源极）上不同。其次，目标专利的反馈网络是**电容性**的（特征G），而对比文件的Rfb是电阻性的。因此，无论是网络性质还是具体的连接结构，对比文件均未公开本特征。 |
| **F：以及第二反馈网络，电连接在所述第二偏置晶体管的控制端子与所述第二偏置晶体管的所述输出端子之间，**《未公开》 | 同上，对称侧。 [0064] “The topology of FIG. 6 is symmetrical...” | 基于与特征E相同的理由，对比文件负侧对应的反馈电阻Rfb（连接在输入端222和节点A之间）是电阻性的，且连接在可能是偏置晶体管的栅极和漏极之间，而非栅极和源极之间。因此，该特征未被公开。 |
| **G：其中所述第一反馈网络和所述第二反馈网络每个包括电容性反馈电路。**《未公开》 | 全文未提及在偏置晶体管栅极和源极（或漏极）之间连接电容性反馈电路。反馈元件提及电阻Rfb（[0065]）和AC耦合电容acc1_p、acc2_p（[0065], [0069]），但后者用于隔离DC，并非作为跨导减小目的的反馈网络。 | 目标专利的核心之一是使用连接在偏置晶体管栅极和源极之间的电容性反馈电路（如电容器C）来减小其跨导（参见说明书[0037]-[0038]段）。对比文件中完全没有公开这样的电容性反馈电路。其实施例中的反馈是电阻性的（Rfb），用于实现阻抗匹配。AC耦合电容（acc1_p， acc2_p）用于隔离直流，其位置和功能与目标专利中用于跨导减小的电容性反馈网络完全不同。因此，本领域技术人员无法从对比文件得到或推断出该技术特征。 |
| **H：其中所述第一反馈网络和所述第二反馈网络改变所述第一偏置晶体管和所述第二偏置晶体管的相应跨导。**《未公开》 | 对比文件未描述其反馈网络（电阻Rfb）用于改变或减小晶体管M1_p,m的跨导。其反馈主要用于输入阻抗匹配（[0067]）。 | 目标专利明确说明反馈网络用于改变（具体为减小）偏置晶体管的跨导（参见说明书[0018], [0041]段）。对比文件中未提及反馈电阻Rfb具有改变晶体管M1_p,m跨导的作用或效果。其作用被描述为与M1_p、M3_p的跨导一起匹配输入阻抗（[0067]）。两者作用不同。因此，该特征未被公开。 |
| **I：其中所述第一反馈网络和所述第二反馈网络减小所述第一偏置晶体管和所述第二偏置晶体管的所述相应跨导。**《未公开》 | 同上。对比文件未描述其反馈网络用于减小跨导。 | 基于与特征H相同的理由，对比文件未公开反馈网络用于减小偏置晶体管跨导的技术特征。 |
| **J：其中所述第一晶体管和所述第二晶体管是N型晶体管器件，其中所述第一晶体管和所述第二晶体管的所述输出端子是所述第一晶体管和所述第二晶体管的漏极端子。**《直接公开》 | [0064] “In FIG. 6, these transistors are NMOS transistors.” (指M2_p和M2_m) [0064] “The drain terminal of gain transistor M2_p is coupled to node B.” | 对比文件明确公开增益晶体管M2_p和M2_m是NMOS晶体管，即N型晶体管器件。并且明确其输出端子是漏极（drain terminal）。因此，该特征被直接公开。 |
| **K：其中所述第一反馈网络和所述第二反馈网络的所述电容性反馈电路每个包括可变电容器。**《未公开》 | 对比文件中未公开电容性反馈电路，更未公开该电路包括可变电容器。图6中的可变电容器270是输出负载的一部分，并非反馈网络的一部分。 | 由于特征G（电容性反馈电路）未被公开，因此其包含可变电容器的进一步限定特征自然也未被公开。对比文件中存在的可变电容器（270）位于输出负载的LC谐振电路中，与反馈网络无关。 |
| **L：其中所述第一反馈网络包括所述第一偏置晶体管的寄生电容，其中所述第二反馈网络包括所述第二偏置晶体管的寄生电容。**《未公开》 | 对比文件未提及利用偏置晶体管（或对应晶体管）的寄生电容作为反馈网络的一部分。 | 该特征涉及反馈网络的具体构成，包括晶体管的寄生电容。由于对比文件根本未公开目标专利所述的电容性反馈网络，因此更不可能公开该网络包含寄生电容这一具体细节。 |
| **M：其中所述第一反馈网络包括电连接在所述第一偏置晶体管的所述控制端子与输出端子之间的电容器，其中所述第一晶体管的跨导以因子 (1 + C/Cpar) 被增大，其中C是所述电容器的电容并且Cpar是所述第一晶体管的寄生电容。**《未公开》 | 对比文件未公开在偏置晶体管栅极和源极之间连接电容器以实现跨导减小和增益提升的机制，也未公开相关的数学关系式。 | 该特征明确了电容性反馈网络的具体连接方式（电容器连接在控制端子和输出端子之间）和其产生的技术效果（跨导增大因子）。这是目标专利的核心技术手段和理论依据（参见说明书[0038]段等式2）。对比文件完全没有公开这样的技术方案或原理。 |
| **N：其中所述电路进一步包括：电连接到所述第一差分输入和所述第二差分输入的混频器电路、以及电连接到所述第一差分输出和所述第二差分输出的功率放大器。**《未公开》 | [0005] “...receivers typically incorporate one or more Radio-Frequency Integrated Circuits (RFICs) including a Low Noise Amplifier (LNA)...” [0015] “...an LNA according to some embodiments has compensation for temperature, process, corner, and ageing effects and offers no restrictions when choosing an interface to mixer and analogue baseband components.” | 对比文件在背景技术和发明内容部分泛泛提到了LNA是接收器的一部分，并且可能连接到混频器。然而，这种描述是上位和功能性的，并未具体公开一个“电连接到所述第一差分输入和所述第二差分输入的混频器电路”以及“电连接到所述第一差分输出和所述第二差分输出的功率放大器”的完整电路结构。目标专利图1C和说明书[0026]段明确示出了混频器14和功率放大器16与差分放大器的具体连接关系。对比文件没有提供这样具体、结构化的技术方案。 |
| **O：进一步包括：被配置为设置所述第一晶体管的DC操作点的第一电流源和被配置为设置所述第二晶体管的DC操作点的第二电流源。**《未公开》 | [0068] “Hence, the gate terminal is subject to a (DC) voltage bias as set by the voltage at point A and feedback resistor Rfb...” [0043] “The gate terminal of gain transistor M2_p on the plus side of the amplifier is connected to a bias voltage source vbias via a first bias resistor Rbp.” (图3，传统LNA结构) | 在对比文件图6所示的信号复用LNA实施例中，增益晶体管M2_p的DC操作点（栅极偏置电压）是通过节点A的电压和反馈电阻Rfb来设置的（[0068]），并未使用独立的电流源。在图3所示的传统电感退化LNA中，使用了偏置电压源vbias和偏置电阻（Rbp， Rbm），这属于电压偏置，而非目标专利图3中所示的直接为偏置晶体管M1、M2提供偏置电流的电流源302、304。两者偏置方式和结构不同。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<J>>>