本次调用的模型名称：GPT-4
**对比文件名称**：2011-05-03_发明授权_US07936217B2 High-linearity complementary amplifier
**目标专利名称**：CN107852138B 无削减信号包络地提升放大器增益
**特征比对表格**
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A. 包括：差分级，包括第一晶体管，所述第一晶体管具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子，《直接公开》** | 图7及说明书第[0069]段：“Within amplifier 700, NMOS transistors 712a and 712b have their sources coupled to circuit ground and their drains providing complementary output signals Voutn and Voutp, respectively... Capacitors 714a and 724a have one end coupled to the gate of transistors 712a and 722a, respectively, and the other end receiving a first input signal Vinp.” | 对比文件图7明确公开了一个差分放大器700，其包含NMOS晶体管712a。该晶体管的栅极（控制端子）通过耦合电容714a接收第一差分输入信号Vinp，其漏极（输出端子）提供第一差分输出信号Voutn。这与目标专利权利要求中“差分级包括第一晶体管，具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子”的技术特征完全一致，且作用相同，都是作为差分放大级的一部分。因此，该特征被对比文件直接公开。 |
| **B. 所述差分级进一步包括第二晶体管，所述第二晶体管具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子，《直接公开》** | 图7及说明书第[0069]段：“...NMOS transistors 712a and 712b... their drains providing complementary output signals Voutn and Voutp, respectively... Capacitors 714b and 724b have one end coupled to the gate of transistors 712b and 722b, respectively, and the other end receiving a second input signal Vinn.” | 对比文件图7明确公开了差分放大器700还包括NMOS晶体管712b。该晶体管的栅极（控制端子）通过耦合电容714b接收第二差分输入信号Vinn，其漏极（输出端子）提供第二差分输出信号Voutp。这与目标专利权利要求中“第二晶体管具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子”的技术特征完全一致，且作用相同，构成差分对的另一半。因此，该特征被对比文件直接公开。 |
| **C. 第一偏置晶体管，具有电连接到所述第一晶体管的所述控制端子的输出端子，《直接公开》** | 图7及说明书第[0069]段：“PMOS transistors 722a and 722b have their sources coupled to the power supply VDD and their drains coupled to the drains of NMOS transistors 712a and 712b, respectively... A resistor 726a is coupled between the gate and drain of PMOS transistor 722a...” | 对比文件图7公开了PMOS晶体管722a。其漏极（输出端子）连接到NMOS晶体管712a的漏极。在目标专利中（如图3），偏置晶体管M1的漏极连接到差分晶体管M3的栅极以提供偏置。而在对比文件中，PMOS晶体管722a与NMOS晶体管712a堆叠连接，其漏极连接到NMOS晶体管712a的漏极，并通过电阻726a形成自偏置环路，为NMOS晶体管712a提供工作点。尽管连接点（漏极-漏极 vs. 漏极-栅极）在物理上不完全相同，但PMOS晶体管722a的核心作用是作为有源负载并为NMOS晶体管712a提供偏置，其输出端子（漏极）电连接到由NMOS晶体管712a构成的放大支路。本领域技术人员可以理解，在差分放大器中，为放大晶体管提供偏置的晶体管（偏置/负载晶体管）的输出端子与放大晶体管的连接方式可以有多种等效变形，其核心功能是建立并稳定放大晶体管的工作点。因此，PMOS晶体管722a公开了“第一偏置晶体管，具有电连接到所述第一晶体管的所述控制端子的输出端子”这一特征。 |
| **D. 第二偏置晶体管，具有电连接到所述第二晶体管的所述控制端子的输出端子，《直接公开》** | 图7及说明书第[0069]段：“PMOS transistors 722a and 722b have their sources coupled to the power supply VDD and their drains coupled to the drains of NMOS transistors 712a and 712b, respectively... A resistor 726b is coupled between the gate and drain of PMOS transistor 722b...” | 同理，对比文件图7公开了PMOS晶体管722b作为第二偏置晶体管，其漏极（输出端子）连接到NMOS晶体管712b的漏极，并通过电阻726b形成自偏置，为NMOS晶体管712b提供偏置。其作用与PMOS晶体管722a对于NMOS晶体管712a的作用相同。因此，该特征被对比文件直接公开。 |
| **E. 第一反馈网络，电连接在所述第一偏置晶体管的控制端子与所述第一偏置晶体管的所述输出端子之间，《直接公开》** | 图7及说明书第[0069]段：“A resistor 726a is coupled between the gate and drain of PMOS transistor 722a...” | 对比文件明确公开了电阻726a连接在PMOS晶体管722a（第一偏置晶体管）的栅极（控制端子）和漏极（输出端子）之间。这构成了一个反馈网络（电阻反馈）。该连接在目标专利和对比文件中都位于偏置晶体管的控制端子和输出端子之间。因此，该特征被对比文件直接公开。 |
| **F. 以及第二反馈网络，电连接在所述第二偏置晶体管的控制端子与所述第二偏置晶体管的所述输出端子之间，《直接公开》** | 图7及说明书第[0069]段：“...a resistor 726b is coupled between the gate and drain of PMOS transistor 722b.” | 同理，对比文件明确公开了电阻726b连接在PMOS晶体管722b（第二偏置晶体管）的栅极和漏极之间，构成了第二反馈网络。因此，该特征被对比文件直接公开。 |
| **G. 其中所述第一反馈网络和所述第二反馈网络每个包括电容性反馈电路。《未公开》** | 说明书第[0035]段提到晶体管的Cgs、Cgd等寄生电容。图7中反馈元件为电阻726a、726b。 | 目标专利的该特征明确要求反馈网络“包括电容性反馈电路”。在对比文件中，明确记载并图示的反馈元件是电阻726a和726b（见[0069]段），其连接构成的是电阻反馈网络，而非电容性反馈电路。虽然说明书[0035]段描述了晶体管固有的寄生电容（如Cgs， Cgd），但这些是器件自身的寄生参数，并非有意设计并“包括”在反馈网络中的“电容性反馈电路”。本领域技术人员无法从对比文件中毫无疑义地得出或必然推理出反馈网络是“电容性”的。因此，该特征既未被直接公开，也未被隐含公开。 |
| **H. 其中所述第一反馈网络和所述第二反馈网络改变所述第一偏置晶体管和所述第二偏置晶体管的相应跨导。《隐含公开》** | 说明书第[0040]段：“The total transconductance gtotal for amplifier 400 or 402 is determined by gm1 of NMOS transistor 412 and gm2 of PMOS transistor 422... The bias voltages and/or the dimensions of NMOS transistor 412 and PMOS transistor 422 may be selected such that the change in gm1 for NMOS transistor 412 matches the change in gm2 for PMOS transistor 422.” 图7中电阻726a、726b构成反馈。 | 目标专利中，反馈网络（如电容）的作用是改变（具体是减小）偏置晶体管的跨导，从而提升差分级的增益。在对比文件中，放大器通过将NMOS和PMOS晶体管互补堆叠并选择其尺寸和偏置，使两者的跨导变化互补，以实现线性化的总跨导gtotal（见[0040], [0063]段）。其中，图7中PMOS晶体管722a、722b的栅极通过电阻726a、726b连接到各自的漏极，这种连接构成了电压-电压并联反馈（或自偏置结构）。这种反馈结构必然会影响PMOS晶体管（即对比文件中的偏置/负载晶体管）的等效跨导或工作状态。虽然对比文件没有直接陈述电阻反馈“改变跨导”，但本领域技术人员知晓，在晶体管栅极和漏极之间连接电阻会引入本地反馈，从而影响该晶体管的输入阻抗、增益等小信号参数，这本质上包含了改变其跨导特性。为了实现跨导的匹配和线性化（对比文件的目的），反馈网络（电阻）是调整和“改变”晶体管工作点及跨导特性的手段之一。因此，可以合理推断对比文件中的反馈网络起到了改变相应晶体管跨导的作用。 |
| **I. 其中所述第一反馈网络和所述第二反馈网络减小所述第一偏置晶体管和所述第二偏置晶体管的所述相应跨导。《隐含公开》** | 同上，说明书第[0040]、[0063]段描述了通过匹配NMOS和PMOS的跨导变化来实现总跨导线性化。图7中电阻726a、726b构成反馈。 | 目标专利强调反馈网络的作用是“减小”偏置晶体管的跨导以增大增益。对比文件的核心目的是获得线性化的总跨导gtotal。为了实现这一点，需要精心设计每个晶体管的跨导及其变化（见[0040]段）。电阻反馈网络（726a， 726b）作为偏置电路的一部分，用于设定PMOS晶体管的工作区域（如自偏置）。在不同的工作点，晶体管的跨导值不同。通过调整反馈（包括电阻值、尺寸匹配和偏置电压），可以使PMOS晶体管工作在其跨导相对较低或变化平缓的区域（例如，在特定偏置下，PMOS的gm2从高值向低值变化，见附图6B），以与NMOS的跨导变化互补。这个过程本身就隐含了对PMOS晶体管跨导值的“减小”或调整，使其适应线性化需求。虽然对比文件未明确使用“减小跨导”的表述，但其技术方案中通过反馈设定工作点以实现跨导匹配，必然包含了将各晶体管跨导调整（可能包括减小）到合适值的步骤。因此，该特征被隐含公开。 |
| **J. 其中所述第一晶体管和所述第二晶体管是N型晶体管器件，其中所述第一晶体管和所述第二晶体管的所述输出端子是所述第一晶体管和所述第二晶体管的漏极端子。《直接公开》** | 图7及说明书第[0069]段：“NMOS transistors 712a and 712b have their sources coupled to circuit ground and their drains providing complementary output signals Voutn and Voutp, respectively...” | 对比文件明确公开了第一晶体管712a和第二晶体管712b是NMOS晶体管，即N型晶体管器件。并且明确其输出信号Voutn和Voutp是从它们的漏极（drains）提供的。这与目标专利的特征描述完全一致。因此，该特征被直接公开。 |
| **K. 其中所述第一反馈网络和所述第二反馈网络的所述电容性反馈电路每个包括可变电容器。《未公开》** | 无相关描述。图7中反馈元件为固定电阻726a、726b。 | 目标专利该特征限定了电容性反馈电路“包括可变电容器”。对比文件中既未公开电容性反馈电路（特征G），更未公开该电容器是“可变”的。因此，该特征未被公开。 |
| **L. 其中所述第一反馈网络包括所述第一偏置晶体管的寄生电容，其中所述第二反馈网络包括所述第二偏置晶体管的寄生电容。《隐含公开》** | 说明书第[0035]段：“As shown in FIG. 3, there may be many parasitic capacitors, inductors, and resistors in a MOS transistor... the main sources of nonlinearity are the Cgs capacitance and the transconductance gm...” | 目标专利说明书中提到，反馈网络可以包括偏置晶体管的寄生电容（例如图3中，反馈网络312包括寄生电容Cpar）。在对比文件中，说明书[0035]段明确指出MOS晶体管存在多种寄生电容，如Cgs、Cgd等，并且图3的模型中也示出了这些电容。当对比文件中的PMOS晶体管722a、722b作为偏置晶体管，并在其栅极和漏极之间连接电阻726a、726b形成反馈网络时，该晶体管固有的栅-漏寄生电容（Cgd）和栅-源寄生电容（Cgs）必然存在于该反馈环路中，并会影响反馈网络的频率特性。虽然对比文件没有明确将寄生电容表述为反馈网络的“组成部分”，但本领域技术人员知晓，在分析或设计包含晶体管的反馈电路时，晶体管的寄生电容是客观存在且必须考虑的因素，它们与外部元件（如电阻726）共同构成了实际的反馈网络。因此，可以合理推断对比文件中的反馈网络包括了相应偏置晶体管的寄生电容。 |
| **M. 其中所述第一反馈网络包括电连接在所述第一偏置晶体管的所述控制端子与输出端子之间的电容器，其中所述第一晶体管的跨导以因子 (1+C/Cpar) 被增大，其中C是所述电容器的电容并且Cpar是所述第一晶体管的寄生电容。《未公开》** | 无相关描述。 | 该特征包含了非常具体的技术方案：在偏置晶体管控制端子和输出端子之间连接一个外部电容器，并且给出了通过该电容器和寄生电容的比值来增大跨导（或阻抗）的明确数学关系（1+C/Cpar）。对比文件完全没有公开在偏置晶体管栅极和漏极之间连接外部电容器以实现跨导调整的方案，更没有公开该具体的数学关系式。因此，该特征既未被直接公开，也未被隐含公开。 |
| **N. 其中所述电路进一步包括：电连接到所述第一差分输入和所述第二差分输入的混频器电路、以及电连接到所述第一差分输出和所述第二差分输出的功率放大器。《隐含公开》** | 说明书第[0025]-[0026]段及图1：“Within transmitter 130... upconverted from baseband to RF by a mixer 138... further amplified by a power amplifier (PA) 142... Within receiver 150, the received signal is amplified by an LNA 152... and downconverted from RF to baseband by a mixer 156.” 图7公开了差分放大器700。 | 目标专利该特征限定了包含混频器电路和功率放大器的系统应用。对比文件在其背景技术部分（图1及相应描述）中明确公开了无线收发器系统，其中包含混频器（138， 156）和功率放大器（142）。虽然图7的放大器700本身没有直接画出连接的混频器和PA，但说明书[0063]段指出“The complementary amplifiers shown in FIGS. 4A, 4B and 7 may each be used as a gain stage of a multi-stage amplifier...”，并且整个文件描述的放大器旨在用于无线设备（见[0023]段），其典型应用场景就是连接在混频器之后或功率放大器之前（如图1所示）。本领域技术人员阅读对比文件后，能够毫无困难地理解，所公开的放大器（包括差分放大器700）可以且旨在被电连接到混频器电路和功率放大器，以构成完整的射频前端电路。因此，该特征被隐含公开。 |
| **O. 进一步包括：被配置为设置所述第一晶体管的DC操作点的第一电流源和被配置为设置所述第二晶体管的DC操作点的第二电流源。《隐含公开》** | 图7及说明书第[0069]段：“The gates of NMOS transistors 712a and 712b are biased with the bias voltage Vbias1 via resistors 716a and 716b.” | 目标专利中，电流源（如302， 304）用于为差分晶体管（M3， M4）设置DC操作点。在对比文件图7中，虽然没有显式的独立电流源符号，但NMOS晶体管712a和712b的DC操作点是通过其栅极偏置电压Vbias1以及其源极接地、漏极连接到PMOS负载等电路结构共同设定的。电阻716a和716b将偏置电压Vbias1提供到栅极，结合电源VDD、PMOS负载管722a/722b及其偏置电阻726a/726b，共同确定了流经NMOS晶体管712a和712b的静态电流，从而设置了它们的DC操作点。本领域技术人员知晓，在集成电路中，提供固定偏置电压的电路（可能由带隙基准、电流镜等构成）等效于设置了特定工作电流的电流源。因此，对比文件中通过偏置电压Vbias1为晶体管设置DC工作点的技术手段，在功能上等同于使用了被配置为设置DC操作点的电流源。该特征被隐含公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<J>>><<<h>>><<<i>>><<<l>>><<<n>>><<<o>>>