## 对比文件公开性分析
**对比文件名称：** 2013-05-23_US2013132529A_发明申请_US20130132529A1 METHOD FOR DETERMINING A DATA FORMAT FOR PROCESSING DATA AND DEVICE EMPLOYING THE SAME
**目标专利名称：** 482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B
**模型名称：** 因未指定具体模型名称，此处省略
---
## 特征比对表格
| 技术特征 | 对比文件引用 | 公开性论述 |
| 技术特征A：所述装置包括：所述计算机系统中的第一多个位位置，所述第一多个位位置中的每个位位置均包括具有预定数目的位槽的寄存器 | 对比文件[0024]段："Application EP1873627 relates to a processor architecture for multimedia applications that includes a plurality of processor clusters providing vectorial data processing capability. The processing elements in the processor clusters are configured to process both data with a given bit length N and data with bit lengths N/2, N/4, and so on obtainable by portioning the bit length N according to a single instruction multiple data (SIMD) paradigm." | 对比文件提及了多媒体应用的处理器架构，包含多个处理器簇提供向量数据处理能力，处理元件可配置为处理不同位长度N、N/2、N/4的数据。但这只是提及SIMD处理器可处理不同位宽度的数据，并未具体公开具有位槽的寄存器结构。本领域技术人员无法直接从对比文件中得出"第一多个位位置中的每个位位置均包括具有预定数目的位槽的寄存器"这一具体结构。该引用仅描述了SIMD可处理不同位长数据的功能特性，未涉及具体的寄存器或位槽结构。 |
| 技术特征B：并且所述预定数目的位槽中的每个位槽均被配置为临时地存储预定数目的位的数据中的相应位 | 对比文件[0048]段："the fact is exploited that multiple data (sub-words) can be packed together and operated on as a single word. The size of these sub-words is variable and can be selected from a discrete set, typically of powers-of-2. The different sub-word configurations share the same hardware operators" | 对比文件描述了子字可被打包在一起作为单个字操作，尺寸可变。虽然提及了"packed"概念，但这描述的是SIMD操作中子字如何组合，而非位槽作为临时存储结构的技术特征。对比文件未明确公开位槽作为临时存储预定数目位数据的结构。 |
| 技术特征C：所述预定数目的位对应于若干不同数据位宽度中的一个数据位宽度 | 对比文件[0048]段："The size of these sub-words is variable and can be selected from a discrete set, typically of powers-of-2." | 对比文件直接公开了子字大小可变，可从离散集合中选择，通常为2的幂次。这直接对应于"若干不同数据位宽度中的一个数据位宽度"。子字大小代表数据位宽度，可从中选择，这正是目标专利技术特征C所要求的内容。 |
| 技术特征D：固定的位打包网络，被配置为在所述计算机系统中将所述预定数目的位从所述第一多个位位置打包到第二多个位位置 | 对比文件[0048]段："the fact is exploited that multiple data (sub-words) can be packed together and operated on as a single word." | 对比文件提及了"packed"概念，但描述的是SIMD操作层面的子字打包（作为单一字操作），而非专门的位打包网络架构。目标专利要求的是"固定的位打包网络"这一特定硬件结构，对比文件未明确公开这种专用网络的存在和配置。 |
| 技术特征E：其中所述固定的位打包网络被配置为通过将存储在所述第一多个位位置的每个相应位位置中的所述预定数目的位槽中的相同特定位槽位置中的所述预定数目的位中的所有位路由到所述第二多个位位置的特定位位置的寄存器的位槽中，来打包所述预定数目的位，以在所述第二多个位位置的相应的位位置中形成位束 | 无直接相关段落 | 对比文件未提及位束概念，也未公开通过将相同位槽位置的位路由到第二多个位位置形成位束的具体打包机制。 |
| 技术特征F：其中所述固定的位打包网络包括在所述第一多个位位置中的位槽与所述第二多个位位置中的位槽之间的固定的点对点连接 | 无直接相关段落 | 对比文件完全未提及点对点连接的概念。 |
| 技术特征G：并且被配置为：容纳输入到所述第一多个位位置的所述若干不同数据位宽度中的每一个 | 对比文件[0048]段："The size of these sub-words is variable and can be selected from a discrete set, typically of powers-of-2. The different sub-word configurations share the same hardware operators, which are configured depending on the current sub-word size." | 对比文件描述了不同子字配置共享相同的硬件运算符，根据当前子字大小进行配置。这隐含表明系统能容纳不同的数据位宽度（子字大小）。但这是通过SIMD处理器的可配置性实现，而非通过位打包网络实现。 |
| 技术特征H：并且将数据从所述第一多个位位置打包到所述第二多个位位置中 | 对比文件[0048]段："multiple data (sub-words) can be packed together and operated on as a single word" | 对比文件描述了子字打包在一起作为单一字操作，但未区分"第一多个位位置"和"第二多个位位置"这两个不同位置的打包传输。 |
| 技术特征I：其中所述第二多个位位置中使用的位位置比所述第一多个位位置少 | 对比文件[0065]表I和[0071]表III显示不同接收模式配置 | 对比文件描述了不同模式下使用不同的位宽度（如4位、8位、16位），但未明确说明第二多个位位置使用的位位置数量少于第一多个位位置。 |
| 技术特征J：还包括：包含在存储器设备内的所述第二多个位位置，其中所述存储器设备还被配置为存储所述位束 | 对比文件[0052]段："Data is fetched from an internal 4-bank 1-port-per-bank 16K×32-bit scratchpad (L1)" | 对比文件提及了内部scratchpad (L1)存储器，但未提及位束的存储。 |
| 技术特征K：其中所述第二多个位位置包括所述存储器设备中的多个存储器单元 | 对比文件[0052]段："Data is fetched from an internal 4-bank 1-port-per-bank 16K×32-bit scratchpad (L1)" | 对比文件提及了4-bank的scratchpad存储器，这可对应多个存储器单元的概念，但这与目标专利中"第二多个位位置包括存储器设备中的多个存储器单元"的位束存储概念不同。 |
| 技术特征L：其中位束中的位的数目对应于所述存储器设备的存储器数据字长 | 无直接相关段落 | 对比文件未提及位束的概念，更未公开位束中位数与存储器数据字长的对应关系。 |
| 技术特征M：其中固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分 | 对比文件[0053]段："The core of the processor is made of a plurality of densely interconnected SIMD functional units with global and distributed register files. The CGA is associated with the multi-bank data scratchpad (L1) and provides an AMBA interface for configuration and data exchange." | 对比文件描述了处理器核心由多个SIMD功能单元组成，CGA与多银行数据scratchpad (L1)关联，提供AMBA接口用于配置和数据交换。但未明确提及"固定的位打包网络"作为计算或存储器数据路径的一部分。 |
| 技术特征N：其中所述第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成 | 对比文件[0048]段："In one embodiment, the single instruction multiple data (SIMD) architecture paradigm is leveraged to achieve reduced execution time and energy for lower precision fixed-point implementations." | 对比文件明确公开了SIMD架构用于实现较低精度的固定点实现。本领域技术人员可直接得知位由SIMD单元生成。 |
| 技术特征O：其中每一个位束具有的大小是所述SIMD单元的通道的数目的倍数 | 无直接相关段落 | 对比文件未提及位束概念及其大小与SIMD通道数倍数的关系。 |
| 技术特征P：其中所述装置还可操作以用于解包操作，其中通过所述固定的位打包网络的反向操作，所述第二多个位位置中的位束被解包到所述第一多个位位置 | 无直接相关段落 | 对比文件未提及位打包网络的反向解包操作或位束的解包。 |
---
## 总结
对比文件US2013132529A1主要涉及通信系统中根据运行条件和数据格式进行数据打包的方法和装置，重点在于根据通信环境选择不同的数据格式（位宽度）以实现能量可扩展性。其与目标专利的核心区别在于：
**对比文件公开的内容：**
1. SIMD处理器可处理可变位宽度的子字数据
2. 子字大小可变，可从2的幂次中选择
3. 不同子字配置共享硬件运算符
4. SIMD架构用于能量高效的信号处理
5. 处理器具有多银行scratchpad存储器
**对比文件未公开的关键技术特征：**
1. 未公开具有位槽结构的寄存器（第一多个位位置）
2. 未公开固定的位打包网络及其点对点连接架构
3. 未公开位束的概念及其形成机制
4. 未公开将相同位槽位置的位打包形成位束的具体路由机制
5. 未公开打包网络的反向解包操作
<<<c>>><<<g>>><<<h>>><<<n>>>