## 对比文件名称
US2010106944A1_Description_20260324_1701
## 目标专利名称
482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B
## 本次调用模型名称
DeepSeek-R1-Distill-Qwen-7B
## 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：《隐含公开》<br>所述装置包括：所述计算机系统中的第一多个位位置，所述第一多个位位置中的每个位位置均包括具有预定数目的位槽的寄存器 | 【第0041段】"SIMD register data store 20 providing a block of storage which may be addressed/accessed in a flexible way depending upon the parameters associated with the SIMD data processing instruction concerned"<br><br>【第0042段】"In this example thirty two SIMD registers are capable of being specified by the register specifying field (5 bits) within the SIMD data processing instructions. N read ports are associated with the SIMD register data store 20."<br><br>【第0057段】"The SIMD register data store 20 provides a block of storage" | 对比文件公开了SIMD register data store (20)具有多个寄存器（32个SIMD寄存器），每个寄存器可存储多个数据元素。虽然对比文件使用"数据元素"而非"位槽"这一具体术语，但多个数据元素存储在寄存器中的结构与目标专利中"位位置包括具有预定数目位槽的寄存器"的功能相同。本领域技术人员可合理推断寄存器中包含用于存储数据的基础存储单元。 |
| **技术特征B**：《隐含公开》<br>并且所述预定数目的位槽中的每个位槽均被配置为临时地存储预定数目的位的数据中的相应位 | 【第0042段】"N read ports are associated with the SIMD register data store 20. The minimum granularity supported is a 64-bit register value."<br><br>【第0057段】"In operation, such a scalar processor core stores fixed length 32-bit data values within the scalar register data store 4 and manipulates these" | 对比文件描述了寄存器存储数据元素的能力，数据元素可具有不同的大小（8位、16位、32位、64位等）。寄存器中的数据元素临时存储功能与目标专利中位槽存储相应位的技术特征功能相同。 |
| **技术特征C**：《直接公开》<br>所述预定数目的位对应于若干不同数据位宽度中的一个数据位宽度 | 【第0067段】"Data processing instructions specifying SIMD registers for accessing the register data store include one or more register fields...the size of the individual data elements stored within those registers can vary, dependent on what those data elements represent."<br><br>【第0057段】"As an example, one source register may be 128 bits wide, and store eight 16-bit data elements, whilst the remaining registers may be 64 bits wide, and store eight 8-bit data elements."<br><br>【表1】"TABLE 0 Data type Qualifier...⟨size⟩ Any element of ⟨size⟩ bits" | 对比文件明确公开了数据元素大小可变化，支持不同的数据位宽度（如8位、16位、32位、64位）。表0中明确记载了⟨size⟩代表任意位数的元素。这与目标专利中"预定数目的位对应于若干不同数据位宽度中的一个数据位宽度"完全相同。 |
| **技术特征D**：《隐含公开》<br>固定的位打包网络，被配置为在所述计算机系统中将所述预定数目的位从所述第一多个位位置打包到第二多个位位置 | 【第0051段】"load and store instructions are provided for moving data between the SIMD register file 20 (see FIG. 1) and memory. The load instructions can be used to load data elements from memory into specified registers, whilst the store instructions are used to store data elements from specified registers to memory."<br><br>【第0053段】"The load and store instructions of embodiments are considered to access the data from memory in which the data elements are arranged into structures, with each structure having a number of components." | 对比文件公开了load/store指令用于在SIMD寄存器文件与存储器之间传输数据，并涉及数据结构与寄存器的映射。虽然未明确使用"位打包网络"术语，但数据从寄存器到存储器的打包传输功能已被隐含公开。 |
| **技术特征E**：《隐含公开》<br>其中所述固定的位打包网络被配置为通过将存储在所述第一多个位位置的每个相应位位置中的所述预定数目的位槽中的相同特定位槽位置中的所述预定数目的位中的所有位路由到所述第二多个位位置的特定位位置的寄存器的位槽中，来打包所述预定数目的位，以在所述第二多个位位置的相应的位位置中形成位束 | 【第0053段】"The reordering logic 24 is also arranged to perform an analogous process when storing data from specified registers back to the continuous block of memory, in this instance the reordering logic 24 performing an interleaving operation in order to reproduce the structure format prior to the data being stored in memory."<br><br>【第0060段】"As shown in FIG. 17 for the situation of a load instruction used to load a number of data elements from a continuous block of memory into three specified registers...the reordering logic 24 which is arranged to de-interleave the three components in each structure, such that data elements pertaining to the X component are routed to register D0 220, data elements of the Y component are routed to register D1 225, and elements of the Z component are routed to register D2 230." | 对比文件公开了reordering logic (24)执行交织/解交织操作，将数据元素路由到指定的寄存器中，形成位束。X分量路由到D0、Y分量路由到D1、Z分量路由到D2的示例公开了将相同位置的数据位路由到相应寄存器的技术特征。 |
| **技术特征F**：《未公开》<br>其中所述固定的位打包网络包括在所述第一多个位位置中的位槽与所述第二多个位位置中的位槽之间的固定的点对点连接 | 对比文件中无相关明确描述 | 对比文件的reordering logic采用字节交叉复用器(375)和寄存器缓存(380)结构，未明确公开"固定的点对点连接"这一硬件连接特征。目标专利强调打包网络包括固定的点对点连接，而对比文件中的路由结构未明确为点对点固定连接。 |
| **技术特征G**：《直接公开》<br>并且被配置为：容纳输入到所述第一多个位位置的所述若干不同数据位宽度中的每一个 | 【第0067段】"the size of the individual data elements stored within those registers can vary, dependent on what those data elements represent...the at least one rearrangement instruction specifies a size of the source data elements in each of said N registers. Hence, this provides significant flexibility in the use of the rearrangement instructions, with the size information being used to interpret the contents of the N registers."<br><br>【表2-5】公开了支持8位、16位、32位等不同数据类型的VLD/VST指令 | 对比文件明确公开了数据元素大小可变化，load/store指令可指定不同的大小（8位、16位、32位等），这与目标专利中"容纳若干不同数据位宽度"完全相同。 |
| **技术特征H**：《直接公开》<br>并且将数据从所述第一多个位位置打包到所述第二多个位位置中 | 【第0051段】"load and store instructions are provided for moving data between the SIMD register file 20 and memory."<br><br>【第0053段】"The load and store instructions of embodiments are considered to access the data from memory" | 对比文件明确公开了load/store指令在SIMD寄存器文件与存储器之间传输数据，即数据从第一位置（寄存器）打包到第二位置（存储器）或反向操作。 |
| **技术特征I**：《未公开》<br>其中所述第二多个位位置中使用的位位置比所述第一多个位位置少 | 对比文件中无相关明确描述 | 对比文件的交织/解交织操作是在寄存器之间进行数据重排，寄存器的数量保持不变（如三个寄存器仍然是三个寄存器）。对比文件未公开"第二多个位位置比第一多个位位置少"这一压缩存储的技术特征。 |
| **技术特征J**：《直接公开》<br>还包括：包含在存储器设备内的所述第二多个位位置，其中所述存储器设备还被配置为存储所述位束 | 【第0041段】"The SIMD register data store 20 provides a block of storage which may be addressed/accessed in a flexible way depending upon the parameters associated with the SIMD data processing instruction concerned."<br><br>【第0051段】"load and store instructions are provided for moving data between the SIMD register file 20 and memory." | 对比文件明确公开了第二多个位位置位于存储器设备中，load/store指令用于在SIMD寄存器文件与存储器之间传输数据，存储器存储数据束。 |
| **技术特征K**：《直接公开》<br>其中所述第二多个位位置包括所述存储器设备中的多个存储器单元 | 【第0053段】"FIG. 17...the LSU 22 accesses the required four structures A[0], A[1], A[2], and A[3] from a continuous block of memory."<br><br>【第0051段】"load and store instructions are provided for moving data between the SIMD register file 20 and memory" | 对比文件公开了存储器包含多个存储单元/结构（A[0], A[1], A[2], A[3]等），用于存储数据。 |
| **技术特征L**：《未公开》<br>其中位束中的位的数目对应于所述存储器设备的存储器数据字长 | 对比文件中无相关明确描述 | 对比文件描述了交织/解交织操作和存储器访问，但未明确公开"位束中的位数对应于存储器数据字长"这一特定关系。 |
| **技术特征M**：《隐含公开》<br>其中固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分 | 【第0041段】"As illustrated in FIG. 1 the integrated circuit 2 includes various dedicated SIMD processing elements including a SIMD register data store 20, dedicated SIMD processing logic 18 and reordering logic 24."<br><br>【第0051段】"load and store instructions are provided for moving data between the SIMD register file 20 and memory." | 对比文件公开了reordering logic (24)作为SIMD处理电路的一部分，位于计算数据路径中。虽然未明确说明"存储器数据路径"，但load/store指令涉及存储器数据路径的传输。 |
| **技术特征N**：《直接公开》<br>其中所述第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成 | 【第0041段】"FIG. 1...SIMD register data store 20...SIMD processing logic 18"<br><br>【第0039段】"In SIMD processors, a data processing operation performed upon one or more specified registers results in parallel operations being performed upon multiple data elements stored within the data registers." | 对比文件明确公开了SIMD单元具有多个处理通道，并行处理多个数据元素。SIMD寄存器文件存储由SIMD处理单元生成的数据。 |
| **技术特征O**：《未公开》<br>其中每一个位束具有的大小是所述SIMD单元的通道的数目的倍数 | 对比文件中无相关明确描述 | 对比文件描述了交织/解交织操作，但未明确公开"位束大小是SIMD通道数目的倍数"这一特定关系。目标专利说明书[0040]明确记载了"束的大小是SIMD元件或SIMD通道数目的倍数"，但对比文件未公开此特征。 |
| **技术特征P**：《隐含公开》<br>其中所述装置还可操作以用于解包操作，其中通过所述固定的位打包网络的反向操作，所述第二多个位位置中的位束被解包到所述第一多个位位置 | 【第0053段】"The reordering logic 24 is also arranged to perform an analogous process when storing data from specified registers back to the continuous block of memory, in this instance the reordering logic 24 performing an interleaving operation in order to reproduce the structure format prior to the data being stored in memory."<br><br>【第0051段】"store instructions are used to store data elements from specified registers to memory" | 对比文件公开了reordering logic执行交织操作的逆操作。Load指令对应解包（从存储器读取并重新排序到寄存器），Store指令对应打包（从寄存器重新排序并存储到存储器）。这隐含公开了反向操作进行解包。 |
## 总结
对比文件US2010106944A1主要涉及SIMD处理器中执行重排操作（包括交织和解交织操作）的数据处理装置和方法。
**直接公开的技术特征**：C（若干不同数据位宽度）、G（容纳不同数据位宽度）、H（数据打包传输）、J（第二多位位置在存储器设备中）、K（存储器包含多个存储单元）、N（SIMD单元生成数据）。
**隐含公开的技术特征**：A（多位位置包括寄存器）、B（位槽临时存储数据）、D（位打包网络）、E（位路由形成位束）、M（计算/存储器数据路径）、P（反向解包操作）。
**未公开的技术特征**：F（固定的点对点连接）、I（第二多位位置比第一多位位置少）、L（位束位数对应存储器字长）、O（位束大小是SIMD通道倍数）。
<<<a>>><<<b>>><<<C>>><<<D>>><<<E>>><<<G>>><<<H>>><<<J>>><<<K>>><<<M>>><<<N>>><<<P>>>