## 对比文件名称
**2017-06-22_US2017177351A_发明申请_US20170177351A1 Instructions and Logic for Even and Odd Vector Get Operations**
## 目标专利名称
**482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B**
## 模型名称
本回答由AI辅助生成
---
## 特征比对表格
| 技术特征 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述装置包括：所述计算机系统中的第一多个位位置，所述第一多个位位置中的每个位位置均包括具有预定数目的位槽的寄存器 | [0200] "packed data stored in a first source vector register ZMMn (2101) includes the data elements for four data structures, each of which includes four 32-bit doublewords" | **隐含公开**。对比文件描述了扩展向量寄存器文件1914包括多个SIMD寄存器(ZMM0-ZMM31)，每个512位宽，可包含多个128位通道（lane），每个通道可存储多个数据元素。虽然目标专利强调的是"位位置"和"位槽"的概念，但对比文件中的向量寄存器和通道结构与之对应，属于本领域技术人员能合理推断的类似结构。 |
| **技术特征B**：并且所述预定数目的位槽中的每个位槽均被配置为临时地存储预定数目的位的数据中的相应位 | [0200] "each of which includes four 32-bit doublewords" | **隐含公开**。对比文件描述了每个通道包含固定数目的数据元素（如4个32位双字），这对应于目标专利中每个位槽存储相应位的数据的概念。 |
| **技术特征C**：所述预定数目的位对应于若干不同数据位宽度中的一个数据位宽度 | [0176] "the encoding may specify that each data element is a byte, word, doubleword, or quadword, etc." | **直接公开**。对比文件明确指出编码可指定每个数据元素是字节、字、双字或四字等，这与目标专利中支持不同数据位宽度的技术特征完全一致。 |
| **技术特征D**：固定的位打包网络，被配置为在所述计算机系统中将所述预定数目的位从所述第一多个位位置打包到第二多个位位置 | [0184] "VPGETEVEN instruction may be used to extract the data elements in alternate locations in the source vector register beginning at location zero to be written to contiguous locations in the destination vector register" | **直接公开**。对比文件描述了VPGETEVEN指令从源向量寄存器提取数据元素并写入目标向量寄存器，这本质上是一种数据打包操作，与目标专利的位打包网络功能一致。 |
| **技术特征E**：其中所述固定的位打包网络被配置为通过将存储在所述第一多个位位置的每个相应位位置中的所述预定数目的位槽中的相同特定位槽位置中的所述预定数目的位中的所有位路由到所述第二多个位位置的特定位位置的寄存器的位槽中，来打包所述预定数目的位，以在所述第二多个位位置的相应的位位置中形成位束 | [0199] "execution of the VPGETEVEN instruction may cause the data elements in even numbered locations within each lane of the two source vector registers (the X components and the Z components of the data structures stored in the two source vector registers) to be extracted from the two source vector registers" | **直接公开**。对比文件描述了VPGETEVEN指令从源向量寄存器的每个通道的偶数位置提取所有数据元素（如X和Z分量），并将这些相同位置的所有元素组合在一起形成目标向量。这与目标专利通过将相同位槽位置的位路由到目标位置的相同位槽形成位束的技术特征实质相同。 |
| **技术特征F**：其中所述固定的位打包网络包括在所述第一多个位位置中的位槽与所述第二多个位位置中的位槽之间的固定的点对点连接 | 无相关描述 | **未公开**。对比文件虽然描述了VPGETEVEN/VPGETODD指令执行数据路由操作，但未明确描述存在固定的点对点连接结构。 |
| **技术特征G**：并且被配置为：容纳输入到所述第一多个位位置的所述若干不同数据位宽度中的每一个 | [0176] "encodings of the extended vector instructions may include an encoding specifying the size of the data elements" | **直接公开**。对比文件描述了扩展向量指令的编码可指定数据元素的大小（字节、字、双字、四字等），这意味着可以适应不同的数据位宽度。 |
| **技术特征H**：并且将数据从所述第一多个位位置打包到所述第二多个位位置中 | [0184] "VPGETEVEN instruction may be used to extract the data elements...to be written to contiguous locations in the destination vector register" | **直接公开**。对比文件明确描述了从源向量寄存器提取数据元素并写入目标向量寄存器的打包操作。 |
| **技术特征I**：其中所述第二多个位位置中使用的位位置比所述第一多个位位置少 | 无相关描述 | **未公开**。对比文件的VPGETEVEN/VPGETODD操作是从源寄存器提取元素到目标寄存器，不涉及位位置数量的减少。 |
| **技术特征J**：还包括：包含在存储器设备内的所述第二多个位位置，其中所述存储器设备还被配置为存储所述位束 | 无相关描述 | **未公开**。对比文件主要涉及向量寄存器之间的操作，未明确描述存储器设备中存储位束的结构。 |
| **技术特征K**：其中所述第二多个位位置包括所述存储器设备中的多个存储器单元 | 无相关描述 | **未公开**。对比文件未描述存储器单元的结构。 |
| **技术特征L**：其中位束中的位的数目对应于所述存储器设备的存储器数据字长 | 无相关描述 | **未公开**。对比文件未涉及存储器数据字长与位束大小的对应关系。 |
| **技术特征M**：其中固定的位打包网络包括计算数据路径网络或存储器数据路径中的一项的一部分 | [0159] "extended vector instructions may be executed by a SIMD coprocessor within a processor core" | **隐含公开**。对比文件描述了扩展向量指令可由处理器内核内的SIMD协处理器执行，暗示了打包网络位于计算数据路径中。 |
| **技术特征N**：其中所述第一多个位位置中的位由具有若干通道的单指令多数据SIMD单元生成 | [0159] "extended vector instructions may be executed by a SIMD coprocessor within a processor core" | **直接公开**。对比文件明确描述了扩展向量指令由SIMD协处理器执行，且向量寄存器包含多个通道（lane），如512位寄存器包含四个128位通道。 |
| **技术特征O**：其中每一个位束具有的大小是所述SIMD单元的通道的数目的倍数 | 无相关描述 | **未公开**。对比文件虽然描述了SIMD单元和通道结构，但未明确描述位束大小与通道数目的倍数关系。 |
| **技术特征P**：其中所述装置还可操作以用于解包操作，其中通过所述固定的位打包网络的反向操作，所述第二多个位位置中的位束被解包到所述第一多个位位置 | 无相关描述 | **未公开**。对比文件的VPGETEVEN/VPGETODD指令仅描述了单向提取操作，未描述反向的解包操作或位束重新分散到原始结构的功能。 |
---
## 总结
对比文件US2017177351A1主要涉及VPGETEVEN和VPGETODD指令，用于从向量寄存器中提取偶数或奇数位置的元素。虽然该对比文件在数据打包的基本原理（如将相同位置的元素组合在一起）方面与目标专利有一定相似性，但在以下关键特征上存在显著差异：
1. **未公开**：固定的点对点连接结构
2. **未公开**：第二位置数量少于第一位置
3. **未公开**：存储器设备存储位束的结构
4. **未公开**：解包操作的反向功能
<<<a>>>
<<<b>>>
<<<C>>>
<<<D>>>
<<<E>>>
<<<G>>>
<<<H>>>
<<<m>>>
<<<N>>>