返回项目页面
对比文件列表
1998-10-13_US5822619A_发明授权_US5822619A System and method for restructuring data strings_+++A_B_C_D_E_F_G_H_I_J_K_L_M_N_O_P+++.docx
2026-04-10 22:45
1999-08-03_US5933650A_发明授权_US5933650A Alignment and ordering of vector elements for single instruction multiple data processing_+++C_F_G_L_M_N_a_b_d_e_h_i_j_k_o_p+++.docx
2026-04-10 22:45
2001-01-09_US6173366B_发明授权_US06173366B2 Load and store instructions which perform unpacking and packing of data bits in separate vector and integer cache storage_+++A_B_C_D_F_G_H_J_N_P_a_e_i_k_l_m_o+++.docx
2026-04-10 22:45
2005-06-15_GB2409064A_发明专利_GB2409064A Performing in parallel a data processing operation on data elements_+++A_B_C_F_G_H_J_K_L_M_N_O_a_d_e_i_p+++.docx
2026-04-10 22:45
2007-05-31_US2007124631A_发明申请_US20070124631A1 Bit field selection instruction_+++A_B_C_G_M_N_a_b_c_d_e_f_h_o+++.docx
2026-04-10 22:45
2007-09-13_WO2007103195A_发明申请_WO2007103195A2 IMPROVED PERMUTABLE ADDRESS PROCESSOR AND METHOD_+++N_P_a_b_h_i_m+++.docx
2026-04-10 22:45
2007-09-27_US2007226469A_发明申请_US20070226469A1 Permutable address processor and method_+++a_b_c_d_e_f_g_h_j_k_l_m_n_o_p+++.docx
2026-04-10 22:45
2008-10-23_WO2008126041A_发明申请_WO2008126041A1 METHOD OF STORING DATA, METHOD OF LOADING DATA AND SIGNAL PROCESSOR_+++A_B_C_D_E_G_H_I_J_K_L_N_P_f_m_o+++.docx
2026-04-10 22:45
2014-01-09_US2014013076A_发明申请_US20140013076A1 EFFICIENT HARDWARE INSTRUCTIONS FOR SINGLE INSTRUCTION MULTIPLE DATA PROCESSORS_+++N_a_b_c_j_k_l_m_p+++.docx
2026-04-10 22:45
2014-05-13_US8726281B_发明授权_US08726281B2 Method and system for improving performance and reducing energy consumption by converting a first program code into a second program code and implementing SIMD_+++a_b_c_d_g_h_j_k_m_n_p+++.docx
2026-04-10 22:45
2014-12-16_US8914613B_发明授权_US08914613B2 Vector shuffle instructions operating on multiple lanes each having a plurality of data elements using a same set of per-lane control bits_+++A_C_H_N_a+++.docx
2026-04-10 22:45
2015-08-06_WO2015116474A_发明申请_WO2015116474A1 FORMAT CONVERSION DURING LOAD_STORE OPERATIONS IN A VECTOR PROCESSOR_+++A_B_C_E_G_H_I_J_K_L_M_N_P_d_f_o+++.docx
2026-04-10 22:45
2015-12-02_EP2950202A_发明公开_EP2950202A1 PROCESSOR AND DATA GATHERING METHOD_+++A_B_C_D_E_F_G_H_I_J_K_L_M_N_O_P+++.docx
2026-04-10 22:45
2016-01-05_US9229718B_发明授权_US09229718B2 Method and apparatus for shuffling data_+++N_a_b_c_h_m_p+++.docx
2026-04-10 22:45
2017-01-26_US2017024209A_发明申请_US20170024209A1 MIXED-WIDTH SIMD OPERATIONS USING EVEN_ODD REGISTER PAIRS FOR WIDE DATA ELEMENTS_+++A_B_C_D_E_G_H_N_O_P+++.docx
2026-04-10 22:45
2017-02-02_US2017031865A_发明申请_US20170031865A1 APPARATUS AND METHOD FOR TRANSFERRING A PLURALITY OF DATA STRUCTURES BETWEEN MEMORY AND A PLURALITY OF VECTOR REGISTERS_+++H_I_J_K_L_M_N_a_b_c_d_e_g_o+++.docx
2026-04-10 22:45
2017-06-22_US2017177351A_发明申请_US20170177351A1 Instructions and Logic for Even and Odd Vector Get Operations_+++C_D_E_G_H_N_a_b_m+++.docx
2026-04-10 22:45
2017-06-22_US2017177353A_发明申请_US20170177353A1 Instructions and Logic for Get-Multiple-Vector-Elements Operations_+++a_b_c+++.docx
2026-04-10 22:45
2017-06-22_US2017177359A_发明申请_US20170177359A1 Instructions and Logic for Lane-Based Strided Scatter Operations_+++A_B_C_D_E_F_G_H_I_J_K_L_M_N_O_P+++.docx
2026-04-10 22:45
2017-07-06_US2017192784A_发明申请_US20170192784A1 Systems, Apparatuses, and Methods for Lane-Based Strided Gather_+++A_C_G_H_J_N_O+++.docx
2026-04-10 22:45
US2010106944A1_Description_20260324_1701_+++C_D_E_G_H_J_K_M_N_P_a_b+++.docx
2026-04-10 22:45
US2010332794A1_Description_20260324_1701_+++A_B_C_E_G_H_N_P_d_i_j_o+++.docx
2026-04-10 22:45
2017-06-22_US2017177353A_发明申请_US20170177353A1 Instructions and Logic for Get-Multiple-Vector-Elements Operations_+++a_b_c+++.docx

**对比文件名称:** 2017-06-22_US2017177353A_发明申请_US20170177353A1 Instructions and Logic for Get-Multiple-Vector-Elements Operations

**目标专利名称:** CN111788553B(482用于针对可变位宽度数据格式的打包和解包网络以及方法)

**模型名称:** 因果推断模型(基于深度学习的专利分析系统)

---

## 技术特征比对分析

技术特征公开性判断对比文件引用公开性论述
**技术特征A**:《隐含公开》隐含公开对比文件[0185]段:"In one embodiment in which the vector registers are 512 bits wide, there may be four 128-bit lanes."(在向量寄存器为512位宽的实施例中,可能有四个128位的lane。)<br>[0186]段:"In one embodiment, each lane may hold multiple data elements of a single type."(在一个实施例中,每个lane可容纳多个同类型的数据元素。)对比文件描述了向量寄存器(ZMM/YMM/XMM)的结构,其中512位宽的向量寄存器包含多个lane(如四个128位lane),每个lane可存储多个数据元素。本领域技术人员可理解这些lane即为数据存储的"位位置",其宽度(如128位)可对应于"预定数目的位槽"。因此技术特征A被隐含公开。
**技术特征B**:《隐含公开》隐含公开对比文件[0193]段:"packed data representing multiple data structures may be stored in a first source vector register..."(表示多个数据结构的打包数据可存储在第一源向量寄存器中...)<br>[0210]段:"obtaining data elements representing a single component of each of the data structures stored in the first source vector register..."(获取表示存储在第一源向量寄存器中的每个数据结构的单个组成部分的数据元素...)对比文件描述了数据元素临时存储在向量寄存器(源向量寄存器)中,并可被VPGET指令提取和重新排列。本领域技术人员可理解向量寄存器具有临时存储数据的功能,每个存储位置可对应于"位槽"。因此技术特征B被隐含公开。
**技术特征C**:《隐含公开》隐含公开对比文件[0200]段:"In one embodiment, the specified size/type may be one of {B/W/D/Q/PS/PD}."(在一个实施例中,指定的大小/类型可以是{B/W/D/Q/PS/PD}之一。)<br>[0199]段:"the 'size' modifier may specify the size and/or type of the data elements in the source vector registers."("size"修饰符可指定源向量寄存器中数据元素的大小和/或类型。)对比文件描述了VPGET指令可支持不同大小的数据元素(B=字节/8位、W=字/16位、D=双字/32位、Q=四字/64位等)。虽然VPGET操作的是数据元素级别而非位级别,但本领域技术人员可理解数据元素具有不同的大小/位宽度。因此技术特征C被隐含公开。
**技术特征D**未直接公开/未隐含公开不适用对比文件的VPGET指令用于从多个源向量寄存器中提取相同类型的元素,而非实现"位打包网络"。目标专利的位打包网络是物理网络或管线级,被配置为将位从第一多个位位置打包到第二多个位位置。对比文件未描述这种位打包网络架构。
**技术特征E**未直接公开/未隐含公开不适用对比文件的VPGET操作是从每个源寄存器的**不同位置**(如第一、第二、第三元素位置)提取**相同类型的元素**,而目标专利的位打包是从每个源寄存器的**相同位槽位置**提取**所有位**。两者在数据组织和路由方式上存在本质差异。
**技术特征F**未直接公开/未隐含公开不适用对比文件的VPGET指令执行时,SIMD执行单元根据指令参数动态路由数据,而非采用固定的点对点连接。目标专利明确要求"固定的点对点连接",对比文件未公开此特征。
**技术特征G**未直接公开/未隐含公开不适用对比文件未描述"固定的位打包网络"适应不同数据位宽度的能力。VPGET指令虽然可处理不同大小的数据元素,但这不等同于位打包网络的位宽度适应机制。
**技术特征H**未直接公开/未隐含公开不适用对比文件的VPGET操作是提取和排列数据元素,而非"位打包"。位打包是将多个源寄存器的相同位位置的位组合在一起形成位束,与VPGET的数据提取功能不同。
**技术特征I**未直接公开/未隐含公开不适用对比文件未描述位打包后使用的存储位置比源位置少(即数据压缩)的概念。VPGET操作不涉及数据压缩。
**技术特征J**未直接公开/未隐含公开不适用对比文件主要描述处理器和向量寄存器的架构,未涉及位打包网络与存储器设备的集成。
**技术特征K**未直接公开/未隐含公开不适用对比文件未描述位位置在存储器设备中的具体组织方式。
**技术特征L**未直接公开/未隐含公开不适用对比文件未描述"位束中的位数对应于存储器数据字长"的概念。
**技术特征M**未直接公开/未隐含公开不适用对比文件[0153]段提及"memory subsystem may include...a cache hierarchy",但这与目标专利的"计算数据路径网络或存储器数据路径网络中的位打包网络"概念不同。
**技术特征N**未直接公开/未隐含公开不适用虽然对比文件多处提及SIMD技术(如[0047][0048][0191]段),但这些是描述VPGET指令的执行环境。VPGET指令本身是提取和重组数据元素,而非"由SIMD单元生成"位数据。数据由计算指令生成,VPGET指令仅提取已存在的数据。
**技术特征O**未直接公开/未隐含公开不适用对比文件未描述"位束大小是SIMD通道数倍数"的概念。VPGET指令的结果向量寄存器包含提取的数据元素,但未定义元素数目与SIMD通道数的关系。
**技术特征P**未直接公开/未隐含公开不适用对比文件的VPGET指令是单向的数据提取操作,未涉及"通过反向操作解包位束"的概念。VPGET指令与目标专利的打包/解包可逆操作在功能上存在本质差异。

---

## 结论

经过严谨分析,对比文件US2017177353A1主要涉及SIMD向量处理中的VPGET(Get Multiple Vector Elements)指令,用于从多个源向量寄存器中提取和重新排列相同类型的数据元素。该技术与目标专利CN111788553B的"位打包和解包网络"在技术方案上存在本质差异:

1. **核心功能不同**:VPGET指令是数据元素提取和排列操作,而目标专利是位级别的打包/解包操作

2. **数据组织方式不同**:VPGET按"数据类型"组织数据,而位打包按"位槽位置"组织数据

3. **网络架构不同**:目标专利要求"固定的位打包网络"和"固定的点对点连接",而VPGET指令根据参数动态路由数据

4. **操作性质不同**:VPGET是单向的数据提取操作,而目标专利包含打包和解包的逆向操作

<<<a>>> <<<b>>> <<<c>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE